原理背景

我们以往的做工程的是习惯，先完成代码端的任务，工程不大，功能不复杂的情况下，甚至都不会做仿真和约束；
然后在板子上实际抓波形，看现象来判断，定位问题，修Bug；
这种操作在移植易灵思平台的过程中，往往会事倍功半：
易灵思FPGA 芯片在设计之初，采用了硬件接口（GPIO，JTAG，PLL）和内核逻辑（Core）分开设计的思路，所以在切换之初会有些许的不适应，但这样的操作好处是，符合自上向下设计的思路，当在Interface Designer界面配置完所以的接口没问题后，EDA工具会根据分配的管脚，自动生成对应的顶层文件；

模块实例

在分配管脚的界面，如下图，拿T120F324C4 芯片为例，参考一官方的demo,设置一些需要的信号；

Device Settings
设置不同bank的电压

设置是否使用内部重配置以及对应的信号；

GPIO
在此模块里面，可以添加 input output pll_in inpout 等类型；

PLL
笔者有其他文章专门描述此功能具体用法，不多赘述

LVDS-TX
根据inout分配，管脚

LVDS-RX

同理，唯一需要注意的是 RX信号随路时钟的来源；

MIPI-RX
和TX 同理

MIPI-TX
一代的芯片MIPI是固定管脚，所以选择对应的资源就行；然后根据手册给对应信号时序就行

JTAG User Tap
硬核Jtag资源，共有4个意味着外部可以同时连4个调试口，当然一般默认选一个就够了；

**DDR **
Trion ddr 是硬核，和mipi 一样选想使能的资源就行，只有到信号叫才链接信号，前面的行列速度等都是选择参数就行

例化顶层和做时序约束

保存设置检查是否有错误关联硬件对应如图三个设置出现底部的done信号后

在对应工程的outflow 文件夹底下会自动生成一个 _template.v 文件；这个就是你整个工程的顶层了，而且确保和硬件关联的一模一样，没有问题；

在outflow 文件夹下会有一个sdc约束文件，这个是EDA工具根据硬件配置自动生成的，当你选好芯片的模型时，逻辑层的时序模型就已经是确定的了；

针对端口的约束，某一IO寄存器的约束，需要在跑完结果后根据时序报告手动计算，这个过程是通用的；后面会出一篇针对易灵思时序约束的操作指南；

不过，刚开始用户可以直接复制pt.sdc粘贴到自己的SDC文件内，非常便捷，无需动脑；

强调

所有的项目

一定要先设置 Interface Designer，因为会帮用户规避
硬件画原理图 引脚不能使用，时钟信号连错，bank电压不一致，
设计代码 管脚少连多练信号不对应等诸多问题；

如有商务和技术需求，可以微信联系沟通： h52136582

易灵思FPGA-项目设计指南一相关推荐

易灵思Ti60 FPGA专题（1）-器件和需求介绍
作者:Hello,Panda 各位朋友们,先生们,女士们,大家早上好,中午好,晚上好.熊猫君最近正在折腾HK的易灵思FPGA芯片做一个Camera,现在弄得差不多了,计划分享一期易灵思的专题,大概有6 ...
易灵思T35 FPGA驱动LVDS显示屏
易灵思FPGA,天生适合MIPI/LVDS等相关应用,加上硬核DDR3控制器,简直就是完美. T35F324开发板支持LVDS LCD显示与HDMI显示,具体框图如下.这里,我将就花一定的篇幅,讲讲T ...
易灵思发力系统级封装SiP，探索FPGA新玩法
易灵思发力系统级封装SiP,探索FPGA新玩法随着半导体工艺技术的演进,传统的工艺缩进技术遇到了很大的挑战,一方面是随着芯片制程节点越来越先进,从10nm.7nm.5nm到3nm,1nm,芯片研发生 ...
易灵思FPGA--Programming Mode
易灵思FPGA下载模式的选择一.下载模式概述二. 实际中遇到的问题 1. SPI Active 2. SPI passtive 3. SPI JTAG 4. SPI Active using JT ...
易灵思FPGA---LVDS资源使用
易灵思FPGA的LVDS设置使用一.LVDS概述二.IP调用三.代码定义小结一.LVDS概述 LVDS,Low Voltage Differential Signaling,低电压差分信号: ...
易灵思下载器EFINIX FPGA高速JTAG编程线USB仿真器驱动安装详细使用步骤
易灵思EFINIX USB下载器驱动安装详细步骤易灵思EFINX是优秀的国产FPGA公司之一,下面是下载器的驱动安装详细步骤.如果不会使用可以跟着步骤操作即可. 一.驱动安装当第一次使用时候下载器 ...
易灵思40nm Trion系列FPGA斩获“数字新芯奖”奖项
易灵思深圳科技有限公司(以下简称"易灵思")凭借其40nm Trion系列FPGA灵活的可编程特性.丰富的外设接口,快速实现的定制化功能等一系列优秀表现,一举斩获"数字新 ...
基于易灵思开发板RiscV的调试流程
基于易灵思开发板RiscV的调试流程一.相关环境准备 1.软件Install 2.硬件Device 二.硬件环境搭建 1.开发板连接 2.下载代码到开发板三.软件环境搭建 1.启动Eclipse软 ...
纯国产化易灵思T20核心板
XEM_T20 核心板采用易灵思公司的 Trion®系列的 T20LQFP144 芯片作为核心处理器.100%国产化元器件,该核心板扩展出了 84 个 IO 口,20K逻辑单元,满足中低端FPGA应 ...

易灵思FPGA-项目设计指南一

易灵思FPGA-项目设计指南一

原理背景

模块实例

例化顶层和做时序约束

强调

易灵思FPGA-项目设计指南一相关推荐

最新文章

热门文章