《八人智力竞赛抢答器课程设计报告》由会员分享，可在线阅读，更多相关《八人智力竞赛抢答器课程设计报告(21页珍藏版)》请在人人文库网上搜索。

1、许昌学院电子课程设计报告题目名称： 八路智力竞赛抢答器 专 业： 电气信息类 班 级： 10级电气6班 指导教师： 周雅、李明 电气信息工程学院 2012年05月25日 摘要本报告设计的八路智力竞赛抢答器电路主要采由74系列常用集成电路组成，涉及到触发器、编码器、加法器、译码器、555定时器和RC电路组成的多谐振荡电路。该抢答器具有基本的抢答功能，通过共阴极数码管显示选手的号码。当一轮抢答开始后，首先抢答的人由触发器保持状态并阻止其他任何选手输入状态，此次设计的抢答器在选手输入信号后先经过D触发器，再经过优先编码器编码，所有选手没有优先级之分，真正做到比赛的公平公正性。编码后的信号经过加法器后。

2、输出合适的的二进制码，再经过显示译码器的作用，驱动共阴极数码管显示抢答选手的编号。主持人可以通过控制按钮结束本轮的抢答并可以从新开始下一轮抢答。本次设计的抢答器运用74HC175上升沿D触发器记录第一个抢答人的状态；运用十三输入与非门74HC133控制触发器的工作，从而使第一个抢答者的状态保持，而其他人无法再抢答；运用优先编码器74HC148编码；采用全加器74HC283将编码加0001，输出合适的二进制数；最后采用BCD-显示译码器7448驱动数码管显示选手编号。电路中需要的时钟信号由555多谐振荡电路实现。关键词: 抢答器 触发器 编码器 加法器 显示译码器 555时钟信号发生器目录前言3。

3、第1章 设计思路和总体框架图41.1 系统总体框图41.2 设计思路4第2章 单元电路设计52.1抢答电路设计52.1.1电路简介52.1.2工作原理62.1.3集成电路逻辑功能分析62.2数码管显示电路设计82.2.1电路设计分析82.3时钟信号发生电路设计102.3.1 设计分析102.3.2 工作原理10第3章 实物制作133.1实物介绍133.2 焊接过程15第4章 总结16参考文献17元器件清单18完整电路原理图19前言目前无论是国内还是国外，智力抢答类的娱乐节目以其知识的普及性和娱乐宣传性，一直受到广大电视观众的喜好和好评，是全家老少皆宜的电视类节目。说到这类电视节目，就不得不提到。

4、节目中的抢答的环节，多位选手在主持人一声令下开始抢答，抢答时间有限，先按抢答器者独占先机，这种情况总是扣人心弦，让观众和选手都心动不已。激动之后，大家有没有想过节目中抢答用的电路时如何实现的吗？选手限时抢答，谁先抢答就会在其前面的LED屏上限时，同时其他较晚的人再按键是没有任何效果的。当一轮抢答结束后，主持人操作手中的控制器就可将先前维持住的抢答状态复位清零。这种抢答方式有效地提高了竞赛的公平和公正性，避免了一些不合理现象的发生。当今社会发展迅速，应用于此类抢答节目的智能抢答器早就问世。其功能的实现方式多种多样，并逐渐趋向于易于扩展、可靠性好、集成度高、制造费用低、功能更加多样话的一种高效能的。

5、产品。本次设计主要利用常见的74LS系列集成电路芯片和555芯片，并通过划分功能模块进行各个部分的设计，最后完成了八路智力竞赛抢答器设计，同时制作出了简易的实物以供实践演示。第1章 设计思路和总体框架图1.1 系统总体框图1.2 设计思路本次设计的抢答器运用74HC175上升沿D触发器记录第一个抢答人的状态；运用十三输入与非门74HC133控制触发器的工作，从而使第一个抢答者的状态保持，而其他人无法再抢答；运用优先编码器74HC148编码；采用全加器74HC283将编码加“0001”，输出合适的二进制数；最后采用BCD-显示译码器7448驱动数码管显示选手编号。电路中需要的时钟信号由555多谐。

6、振荡电路实现。如框图所示，当选手进行抢答时，触发器会将最先按抢答器的选手信号锁存起来，不会受其他选手的影响。然后通过编码器编码，加法器的作用是对编号的码加“0001”，从而满足显示译码器的要求，正确的显示出选手的编号。主持人可以通过控制触发器“清零”从而使整个系统初始化。第2章 单元电路设计2.1抢答电路设计2.1.1电路简介图2.1.1所示为最小抢答电路，拥有抢答和清零的基本功能。J0按钮为主持人控制开关，一端接地，另一端连接触发器74HC175的清零端，当J0按下后clr端接地为低电平，触发器复位清零。J1J8为八位抢答选手对应的抢答按钮，LED1LED8为相应八位选手的显示灯，当没有抢答。

7、时LED保持熄灭状态。图2.1.1 最小抢答电路2.1.2工作原理为实现抢答的要求，即当第一个选手抢答后其他选手再按抢答器对其不影响，本次设计的抢答电路巧妙地利用了触发器的工作原理：没有一定频率的时钟信号输入D触发器74HC175就不能正常工作。电路中将触发器输出的八个结果同时钟信号一同接入十三与非门74HC133中，多余的引脚接高电平做闲置端。没有抢答时LED的负极为高电平，保持熄灭状态，此时74HC133输出端与时钟信号同步，一旦有人抢答时，八个LED灯有一个亮，74HC133一输入端变成低电平，使输出端变为“1”，时钟信号不能输入，相应的触发器不能继续正常工作，断绝了其他人抢答的机会。 。

8、2.1.3集成电路逻辑功能分析2.1.3.1触发器输入输出J0J1J2J3J4J5J6J7J8Q1Q2Q3Q4Q5Q6Q7Q801111111111011111111110111111111101111111111011111111110111111111101111111111011111111110为达到项目要求的抢答功能，由抢答器相关功能列的的真值表如下表2.1.3所示。表2.1.3分析逻辑功能可知，八个输入状态没有优先级之分，而且输出高低电平要保存下来。这里就要用到触发器。由上面的真值表分析可知选用D触发器74HC175可以满足要求。 74HC175的相应逻辑电路图和功能表如下图2.1。

9、.3所示。图2.1.3 74HC175电路结构图和功能表2.1.3.2 十三与非门接下来是关于13输入与非门74HC133如何控制时钟信号的作用的分析。当电路中没有抢答信号时，十三输入与非门74HC133的选手信号输入端都为高电平。时钟信号输入端为80kHz 500kHZ的方波，有效电压为5V。多余的三个输入端连接5V电源，作为闲置端。如下图2.1.4所示。如下波形图2.1.5所示，时钟信号波形为Clk，当没有抢答信号时，输出波形图为Q。Q=(Q1Q2Q3Q4Q5Q6Q7Q8(Clk)=Clk在t 时刻加入抢答信号后输出波形为Q*。例如当一号选手第一个抢答时，Q1=0图2.1.4 十三输入与非。

10、门Q*=(Q1Q2Q3Q4Q5Q6Q7Q8(Clk)= 1由此可见此集成电路在设计中起到的逻辑功能。2.2数码管显示电路设计2.2.1电路设计分析为了将锁存的信号显示在数码管上，需要将8个高低电平信号编译成二进制码，在通过显示译码器驱动数码管显示。考虑到经过触发器后信号不受优先级的影响，可以利用优先编码器74HC148对Q1Q8进行编码。148的功能表如下图2.2.1所示：图2.2.1：本单元电路选用显示译码器7448作为数码管驱动，相应的真值表如下表2.2.1所示，AD为二进制译码输入端，YaYg为译码输出端，直接连接共阴极数码管的对应管脚。 一旦输入和输出对应不上，就不发正确的显示选手的编。

11、号。 输入输出数字DCBAYaYbYcYdYeYfYg000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111表2.2.1实际上带有进位端的编码器74HC148编码出的二进制码与译码器7448的输入相差“0001”，因此采用全加器74HC283将编码的二进制数同“0001”相加，从而得到合适的二进制码。下的功能表：图2.2.2 全加器74HC283的功能表图2.2.3 显示电路综上，由优先编码器、加法器、显示译码器和共阴极数码管组成的显。

12、示电路如下图2.2.3所示：图2.2.3 显示电路2.3时钟信号发生电路设计2.3.1 设计分析考虑到抢答电路中运用到了上升沿触发器74HC175，需要时钟信号才能正常工作，在multisim仿真中可以用信号发生器产生需要的时钟信号，也可以利用555集成电路和RC震荡电路组成多谐振荡器，选取一定参数的电阻和电容就可以产生所需要的时钟信号。本次设计的抢答器主要采用555集成电路作为信号发生器。2.3.2 工作原理555定时器有TTL型和CMOS型两类产品，它们的功能和外部引脚排列完全相同。管脚1为接地端GND。管脚2为低电平触发输入端TRI。该端电平低于VCC/3(或VCC/2)时，输出Q为高电。

13、 平。管脚3为输出端OUT。 管脚4为复位端RST。RST0时，Q0。管脚5为控制电压输入端CON。管脚6为高电平触发端THR。该端电平高于2VCC/3 (或VCC)时，输出Q为低电平。管脚7为放电端DIS。管脚8为电源VCC。当管脚5外接控制电压VCC时，管脚6的比较电压为VCC，管脚2的比较电压为VCC/2。图2.2.4 555时钟信号发生器当LM555H定时器按图2.2.4所示电路连接时，就构成了自激多谐振荡器，其中R18和R19是外接定时电阻，C2是外接定时电容。图中电阻R18、R19及电容C2构成充放电回路，当VC22VCC/3时，555内部三极管导通，电容C2通过电阻R2放电；当V。

14、C2VCC/3时，555内部三极管截止，电容开始充电。负脉冲宽度TWL=0.7R2C2，正脉冲宽度TWH=0.7(R1+R2)C2，振荡频率f=1/0.7(R1+2R2)C2。 通过计算上图设计的时钟信号发生器的输出频率为：注：本次设计的抢答器输入时钟信号的频率保持在80kHz 500kHz都可以正常工作。仿真输出波形如下图2.2.5所示：图2.2.5 555时钟电路输出仿真结果第3章 实物制作3.1实物介绍由于数电仿真报告截止日期将近，且所需电子元件有限，此次实物制作没有把整套完整的电路焊制出来，而是制作出了最简抢答器的电路实物。实物制作主要用到元件和工具有：(1)两块上升沿D触发器74HC。

15、175(2)两块二输入四与非门74LS00，代替74HC133实现“九输入一输出”的逻辑功能。(3)八个发光二级管，分别对应八位选手的编号。(4)6cm8cm万用电路板一块(5) 电烙铁、松香、焊锡、剪线钳、杜邦线、导线。焊电路依据的个集成电路结构图如下所示：本次焊制的实物使用前需要用杜邦线外接5V电源和80kHz 500kHz的时钟信号。分别连接到实物右上角的引脚上。实物如下图3.1.3和图3.1.4所示：图3.1.3图3.1.43.2 焊接过程(1)在焊接电路前，一定要设计好各个集成电路和元件的位置和焊接顺序电路的设计方案：方案一：手绘电路。可以以画图的方式构思电路。优点：直接方便。缺点：。

16、易出错，电路连接无序、浪费电路板空间。方案二：利用Altium.Designer软件绘画出原理图，再转化成PCB图，调整合适后按照PCB图放置和焊接各个元件。优点：可以有效地节约时间，避免焊接出现错误。缺点：如果不擅长使用Altium.Designer软件就无法进行设计。由于没有系统的学习过Designer软件，本次实物电路设计采用方案一。(2) 焊接过程中巧妙地利用焊锡和元件管脚作为连接线，将各个元件连接在一起。由于电路线路复杂，有些线路的跳转不当，导致焊接出的电路板外观上不太整齐好看。由于集成电路和发光二级管为高温易损元件，焊接前要调整合适的电烙铁温度，焊接中要做到“快、对、巧”，从而避免。

17、元件的损伤。(3) 焊接完成后需要利用万用表检测电路是否正确的焊接，避免虚焊、错焊、导线短接等问题的发生，排除完毕后通电测试功能。第4章 总结这是我们第一次利用所学的数电知识设计电路。虽然当初选择的这个项目相对简单，所需要的电路单元不多，功能不太繁琐，但是通过这将近一个月的摸索和不断学习，终于设计出了一个相对有个性的八路智力竞赛抢答器。回想这一历程，有过激动，有过失望。从简简单单的强大功能的实现到下一步的编码显示；从还不知道如何产生时钟信号到利用555构成的多谐振荡器才生合适的时钟信号；从手中只有零零散散还不够完整的电子元件到最简抢答电路的焊制成功；从一字一句的敲打到这篇实验报告的完成。这是一。

18、个艰辛而又充满惊喜的历程。还没有接触过动手研发时，我从一个大三同学的口中听说过这样一句话：从你想做东西到真正做出东西的这种心理历程是很坎坷的。当初我并不同意他的看法，认为只要理论知识掌握了就会很容易做出实物来。现在再回味那句话，还真的很有同感。理论只是零散的理论而已，如何将他们有机的结合并运用到设计上来还真不是一件容易的事。只有通过不断地理论学习和动手实践才会明白和掌握数电中最实在的知识和技巧。电路设计过程中遇到了很多问题，比如：抢答器的触发器不能触发，555多谐振荡器输出的时钟信号幅值不够、频率不够而无法带动整个电路，利用优先编码器编制的二进制码和显示译码器输入的二进制码不匹配，数码管不显示。

19、等等。通过直接求教老师和查阅课本相关资料一步步解决问题。最后概括一下这次仿真设计中的收获吧：(1) 通过此次仿真和制作巩固和强化了对逻辑电路、集成电路，尤其是74系列集成电路的认识。(2) 初步尝试和学习了具有一定功能的一般电路的设计和制作，学会了发现问题并通过快捷途径解决问题的方法。(3) 通过最简抢答电路的焊制，锻炼和提高了电路焊接水平和灵活解决实际问题的能力。(4) 通过写实验报告书，掌握了一般性论文报告的写作形式和写作方法。参考文献1 阎石.数字电子技术基础.北京:高等教育出版社.19982 柳淳.电子爱好者入门要诀(技能篇).中国电力出版社.20013 赵保终.中国集成电路大全(TTL集成电路).国防工业出版社4 康华光. 电子技术基础.第4版.北京：高等教育出版社出版元器件清单序号类型数量174HC175(带公共时钟和复位四D触发器)2274LS00(2输入端四与非门 )2374LS148(8线3线优先编码器)1474HC283(4位二进制全加器)1574HC133(13输入端与非门)167448(BCD七段显示译码器)17七段数码管(共阴极)18LM55519按钮开关910发光二极管811电阻(5k)812电阻(300)813电阻(1)314电阻(800)115电容(50nF) 116电容(10nF) 1完整电路原理图。