PCIe设备的配置过程


文章目录

  • PCIe设备的配置过程
  • 参考资料:
    • 一、 PCIe系统硬件结构
    • 二、 PCIe系统软件层次
    • 三、事务层TLP格式
      • 3.1 Posted和Non-Posted
      • 3.2 TLP通用格式
      • 3.3 TLP头部
    • 四. 配置与RC直连的设备
      • 4.1 怎么访问直连的设备
      • 4.2 配置EendPoint
    • 五、 配置示例
      • 5.1 必备知识
        • 5.1.1 PCIe设备的配置寄存器
        • 5.1.2 Type 0 Configuration Request
        • 5.1.3 Type 1 Configuration Request
      • 5.2 配置过程示例
        • 5.2.1 硬件拓扑结构
        • 5.2.2 配置过程演示

参考资料:

  • 《PCI Express Technology 3.0》,Mike Jackson, Ravi Budruk; MindShare, Inc.
  • 《PCIe扫盲系列博文》,作者Felix,这是对《PCI Express Technology》的理解与翻译
  • 《PCI EXPRESS体系结构导读 (王齐)》
  • 《PCI Express_ Base Specification Revision 4.0 Version 0.3 ( PDFDrive )》
  • 《NCB-PCI_Express_Base_5.0r1.0-2019-05-22》

一、 PCIe系统硬件结构

下图来自《PCI Express_ Base Specification Revision 4.0 Version 0.3 ( PDFDrive )》,P78。

二、 PCIe系统软件层次

下图来自《PCI Express Technology 3.0》。


在软件的角度,我们先关注事务层(Transaction Layer),在事务层传输TLP(Transaction Layer Packet,事务层包)。

我们要关注TLP中怎么表示这些内容:

  • 要做什么?内存读、内存写、IO读、IO写、配置读、配置写?
  • 内存读写/IO读写:哪个地址?
  • 配置读写:哪个"Bus/Device/Function/Register"?
  • 数据?

三、事务层TLP格式

3.1 Posted和Non-Posted

Post的意思是"邮寄"、“投递”。

PCIe有两类事务:

  • Posted:主设备访问目标设备时,主设备发出信号后就不再理会后续过程,也就是"发射后不管"。使用这种方式,在数据未到达目标设备前,主设备就可以结束当前操作,效率更高。适用于"内存写"等场合。
  • Non-Posted:主设备访问目标设备时,主设备发出信号后必须等待后续结果。比如"内存读",必须得到返回的数据,才能结束当前操作。

在PCIe系统中:

  • Posted:内存写
  • Non-Posted:内存读、IO读、IO写、配置读、配置写
  • 对于Non-Posted,使用Split传送方式
    • Split含有:分离
    • 被拆分为两部分,发出请求报文、得到完成报文

3.2 TLP通用格式

下图来自《PCI Express_ Base Specification Revision 4.0 Version 0.3 ( PDFDrive )》。


  • 类型:你是读内存还是写内存?读IO还是写IO?读配置还是写配置?

    • 在Header里面有定义
  • 地址:对于内存读写、IO读写,地址保存在Header里
  • Bus/Dev/Function/Regiser:对于配置读写,这些信息保存在Header里
  • 数据:对于内存读、IO读、配置读,先发出请求,再得到数据
    • 分为2个阶段:读请求报文、完成报文
    • 读请求报文:不含数据
    • 完成报文:含数据

3.3 TLP头部

四. 配置与RC直连的设备

4.1 怎么访问直连的设备

怎么访问下图红圈中的设备:

RC本身就是一个桥,要去访问跟桥直接相连的设备,用CfgRd0类型的TLP:

  • Fmt和Type取值为0b00, 0b00100,表示:Configuration Read Type 0
  • TLP中设置有"Bus/Device/Funciton/Register"
  • 提问:上图红圈中是设备,怎么知道它自己的Bus号是0,Device分别是0、1、2?
    • 红圈中的设备都是在RC内部,它们的Device号是硬件里写死的(hard-coded)
    • 当这些设备监测到Bus0上的TLP是CfgRd0后,忽略TLP中的Bus,比对TLP中的Device
    • 如果Device吻合,就回应TLP

4.2 配置EendPoint


五、 配置示例

本节内容参考《PCI Express Technology 3.0》。

5.1 必备知识

5.1.1 PCIe设备的配置寄存器


PCI/PCIe设备、桥,它们的配置寄存器前面若干字节格式是一样的,可以从里面的"Header Type"分辨:

  • 它是普通设备,还是桥
  • 它是单功能设备,还是多功能设备:所谓功能,就是Function,一个物理设备可以有多个功能,也就有多个逻辑设备

    一般的PCI/PCIe设备,它的配置寄存器格式如上上图的"Type 0 Header",在PCIe系统中这类设备被称为Endpoint。

PCI/PCIe桥,它的配置寄存器格式如上上图的"Type 1 Header",

对于PCI/PCIe桥,里面的由三项重要的总线号:

  • Pirmary Bus Number:上游总线号
  • Secondary Bus Number:自己的总线号
  • Subordinate Bus Number:下游总线号的最大数值

这些总线号示例如下:

5.1.2 Type 0 Configuration Request

如果要配置的设备,就在当前总线上,即目标设备的Bus号等于当前桥的Secondary Bus Number,

那么在当前总线(即Secondary Bus Number)上传输的就是"Type 0 Configuration Request":

  • TLP格式如下图所示
  • 不会穿过桥

5.1.3 Type 1 Configuration Request

如果要配置的设备,不在当前总线上,但是在它下面的总线上,即:

  • 目标设备的Bus号大于当前桥的Secondary Bus Number,
  • 目标设备的Bus号小于或等于当前桥的Subordinate Bus Number,

那么在当前总线(即Secondary Bus Number)上传输的就是"Type 1 Configuration Request":

  • TLP格式如下图所示
  • 会穿过桥
  • 到达设备时,跟设备直接连接的桥会把它转换为"Type 0 Configuration Request"

5.2 配置过程示例

5.2.1 硬件拓扑结构

以下图中的设备的配置过程为例,给大家做示范。

5.2.2 配置过程演示

下文中BDF表示Bus,Device,Function,用这三个数值来表示设备。

  1. 软件设置Host/PCI Bridge的Secondary Bus Number为0,Subordinate Bus Number为255(先设置为最大,后面再改)。
  2. 从Bus 0开始扫描:先尝试读到BDF(0,0,0)设备的Vendor ID,如果不成功表示没有这个设备,就尝试下一个设备BDF(0,1,0)。一个桥下最多可以直接连接32个设备,所以会尝试32次:Device号从0到31。注意:在Host/PCI Bridge中,这些设备的Device号是硬件写死的。
  3. 步骤2读取BDF(0,0,0)设备(即使图中的A)时,发现它的Header Type是01h,表示它是一个桥、单功能设备
  4. 发现了设备A是一个桥,配置它:
    • Primary Bus Number Register = 0:它的上游总线是Bus 0
    • Secondary Bus Number Register = 1:从它发出的总线是Bus 1
    • Subordinate Bus Number Register = 255:先设置为最大,后面再改
  5. 因为发现了桥A,执行"深度优先"的配置过程:先去枚举A下面的设备,再回来枚举跟A同级的B
  6. 软件读取BDF(1,0,0)设备(就是设备C)的Vendor ID,成功得到Vendor ID,表示这个设备存在。
  7. 它的Header Type是01h,表示这是一个桥、单功能设备。
  8. 配置桥C:
    • Primary Bus Number Register = 1:它的上游总线是Bus 1
    • Secondary Bus Number Register = 2:从它发出的总线是Bus 2
    • Subordinate Bus Number Register = 255:先设置为最大,后面再改
  9. 继续从桥C执行"深度优先"的配置过程,枚举Bus 2下的设备,从BDF(2,0,0)开始
  10. 读取BDF(2,0,0)设备(就是设备D)的Vendor ID,成功得到Vendor ID,表示这个设备存在。
  11. 它的Header Type是01h,表示这是一个桥、单功能设备。
  12. 配置桥D:
    • Primary Bus Number Register = 2:它的上游总线是Bus 2
    • Secondary Bus Number Register = 3:从它发出的总线是Bus 3
    • Subordinate Bus Number Register = 255:先设置为最大,后面再改
  13. 继续从桥D执行"深度优先"的配置过程,枚举Bus 2下的设备,从BDF(3,0,0)开始
  14. 读取BDF(3,0,0)设备的Vendor ID,成功得到Vendor ID,表示这个设备存在。
  15. 它的Header Type是80h,表示这是一个Endpoing、多功能设备。
  16. 软件枚举这个设备的所有8个功能,发现它有Function0、1
  17. 软件继续枚举Bus 3上其他设备(Device号1~31),没发现更多设备
  18. 现在已经扫描完桥D即Bus 3下的所有设备,它下面没有桥,所以桥D的Subordinate Bus Number等于3。扫描完Bus 3后,回退到上一级Bus 2,继续扫描其他设备,从BDF(2,1,0)开始,就是开始扫描设备E。
  19. 读取BDF(2,1,0)设备(就是设备E)的Vendor ID,成功得到Vendor ID,表示这个设备存在。
  20. 它的Header Type是01h,表示这是一个桥、单功能设备。
  21. 配置桥E:
    • Primary Bus Number Register = 2:它的上游总线是Bus 2
    • Secondary Bus Number Register = 4:从它发出的总线是Bus 4
    • Subordinate Bus Number Register = 255:先设置为最大,后面再改
  22. 继续从桥D执行"深度优先"的配置过程,枚举Bus 4下的设备,从BDF(4,0,0)开始
  23. 读取BDF(4,0,0)设备的Vendor ID,成功得到Vendor ID,表示这个设备存在。
  24. 它的Header Type是00h,表示这是一个Endpoing、单功能设备。
  25. 软件继续枚举Bus 4上其他设备(Device号1~31),没发现更多设备
  26. 已经枚举完设备E即Bus 4下的所有设备了,更新设备E的Subordinate Bus Number为4。然后继续扫描设备E的同级设备:Bus=2,Device从2到31,发现Bus 2上没有这些设备。
  27. 软件更新设备C即Bus 2的桥,把它的Subordinate Bus Number设置为4。然后继续扫描设备C的同级设备:Bus=1,Device从1到31,发现Bus 1上没有这些设备。
  28. 软件更新设备A即Bus 1的桥,把它的Subordinate Bus Number设置为4。然后继续扫描设备A的同级设备:Bus=0,Device从1到31,发现Bus 0上的设备B。
  29. 配置桥B:
    • Primary Bus Number Register = 0:它的上游总线是Bus 0
    • Secondary Bus Number Register = 5:从它发出的总线是Bus 5
    • Subordinate Bus Number Register = 255:先设置为最大,后面再改
  30. 再从桥B开始,执行"深度优先"的配置过程。

致谢

以上笔记源自韦东山老师的视频课程,感谢韦老师,韦老师是嵌入式培训界一股清流,为嵌入式linux开发点起的星星之火,也愿韦老师桃李满园。聚是一团火,散是满天星!

在这样一个速食的时代,坚持做自己,慢下来,潜心琢磨,心怀敬畏,领悟知识,才能向下扎到根,向上捅破天,背着世界往前行!
仅此向嵌入行业里的每一个认真做技术的从业者致敬!


PCIe设备的配置过程相关推荐

  1. PowerPC下PCI、PCI-E设备的配置空间

    PCI总线规定访问配置空间的总线事务,称为配置读写事务.不同于存储访问事务使用存储地址访问,而是使用ID号来寻址访问PCI配置空间. PCI设备的ID号由总线号(BUS NUMBER).设备号(DEV ...

  2. PCIE设备访问及其配置空间

    早期的PCI时期,系统为每个PCI设备分配的内存大小仅有256个Bytes.到后来的PCIE时期,随着设备性能增强,PCIE设备的配置空间扩展至4K个Bytes.在这里需要注意: PCIE一共支持25 ...

  3. 初学 PCIe System (一) - PCIe介绍及其配置空间

    第二部分在:初学 PCIe System (二) - 如何访问PCIe设备的配置空间 PCI Express 介绍 PCI Express (PCIe) 属于第三代的高效能 I/O 汇流排,PCIe ...

  4. PCIe设备发现过程

    PCIe在调试过程中,经常会出现扫描不到对端EP设备的问题,在问题定位过程中,了解内核中pcie枚举流程至关重要. PCIe枚举过程一般分为三步: 1.创建根节点 2.扫描根节点下设备 3.为根节点下 ...

  5. d9900 修改ip 思科dcm_思科设备SSH登陆详细配置过程

    思科设备SSH登陆详细配置过程 我们用GNS3进行拓扑搭建. 实验拓扑图如下: 进行完基本配置之后开始配置SSH服务器(R2) 1.首先验证设备是否支持SSH R2#show ip ssh 能够识别这 ...

  6. 对PCIE设备访问及其配置空间的一点理解

    讲讲对PCIE总线协议的一点理解吧.感觉每一年又会多一点理解,但不懂得地方仍很多. PCI总线是拓扑结构,PCI总线从0开始,不超过256(但一般不会一层一层挂太多).Device不超过32,Func ...

  7. 思科设备SSH登陆详细配置过程

    思科设备SSH登陆详细配置过程 我们用GNS3进行拓扑搭建. 实验拓扑图如下: 进行完基本配置之后开始配置SSH服务器(R2) 首先验证设备是否支持SSH R2#show ip ssh 能够识别这条命 ...

  8. pcie 设备号多少位_怎么读取PCIe设备的VPD信息?

    VPD是什么? Vital Product Data(VPD),重要产品数据,是与一组特定硬件或软件相关的配置和信息数据的集合.VPD存储该设备的一些重要信息,例如部件号(part number),序 ...

  9. PCIe设备在一个系统中是如何发现与访问的

    PCIe设备在一个系统中是如何发现与访问的 硬盘是大家都很熟悉的设备,一路走来,从HDD到SSD,从SATA到NVMe,作为NVMe SSD的前端接口,PCIe再次进入我们的视野.作为x86体系关键的 ...

最新文章

  1. 介绍SLICEM里的LUT如何形成RAM资源
  2. tableView相关
  3. 在AngularJS的controller外部直接获取$scope
  4. AI算法岗为什么都要求C++?
  5. Navicat 用ssh通道连接时总是报错 (报错信息:SSH:expected key exchange group packet form serve...
  6. 给特定的模拟器/设备实例发送命令
  7. DbEntry.Net---又一个国产开源ORM数据访问及 WEB 框架
  8. 滤波器设计常用术语(1)
  9. 步进电机基础(4.2)-步进电机的技术要点之磁性材料、绝缘材料与线圈、轴承、减速器
  10. Linux系统管理----centos7系统进程管理
  11. Mac怎么创建txt文件?如何设置新建txt的快捷键?
  12. boost::asio::tcp
  13. zTree实现基本树
  14. 快速打开电脑计算机的快捷键,电脑自带的计算器如何快速打开和快捷键的添加...
  15. 如何拥有一颗平常心?(KK记)
  16. 今天起,我公众号要改名了
  17. 从零开始实现一个MQTT客户端 开篇漫谈
  18. SQL笔试题(持续更新)
  19. Anaconda环境下安装opencv
  20. javaScript写的飞机大战小游戏

热门文章

  1. 【图书管理系统】附源码+教程
  2. 典型环节(或系统)的频率特性测量
  3. 斗地主农民手牌的58684015种可能性
  4. PAT甲级1005 Spell it Right 【20】【字符串操作】
  5. JMeter与其它工具对比
  6. 快速批量把jpg转换成pdf的方法
  7. 蓝桥杯嵌入式国赛模块训练之数码管
  8. 服务器配置jdk环境
  9. wxPython安装终极方法
  10. 大学JavaWeb课程设计——图书管理系统(应付作业及毕设)