组合逻辑电路—

FPGA组合逻辑电路

半加器
加法器是数字电路中经常用到的一种基本器件，主要用于两个数或者多个数的加和，加法器又分为半加器(half adder)和全加器(full adder)。半加器电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。是实现两个一位二进制数的加法运算电路。

1.编写HDL描述文件

module  half_adder
(input   wire    in_1 ,   //加数1input   wire    in_2 ,   //加数2output  wire    sum ,   //两个数的加和output  wire    cout    //加和后的进位
);
assign  {cout, sum} = in_1 + in_2;endmodule

2.编写测试脚本（testbench）

`timescale 1ns/1ns
module tb_half_adder();
reg   in_1;
reg   in_2;wire  sum;
wire  count;
//初始化输入信号
initial beginin_1  <=  1'b0;in_2  <=  1'b0;end//模拟信号in_1和in_2的输入情况
always #10 in_1 <= {$random} % 2;//取模求余数，产生1or0,每隔10ns产生一次always #10 in_2 <= {$random} % 2;half_adder half_adder_inst//模块例化
(.in_1(in_1),.in_2(in_2),.sum(sum),.count(count)
);
endmodule

仿真结果

组合逻辑电路——半加器相关推荐

数字电路之组合逻辑电路
文章目录思维导图逻辑门加法器比较器代码转换器译码器与编码器数据选择器(多路复用器) 多路分配器奇偶校验器逻辑门对应布尔运算,逻辑门组合对应布尔表达式,逻辑门组合的相互转换对应布尔表达 ...
数字电子技术-组合逻辑电路
文章目录一.组合逻辑电路的分析二.组合逻辑电路的设计三.组合逻辑中的竞争-冒险四.若干典型的组合逻辑电路 4-1 编码器 4-1-1 普通编码器 4-1-2 优先编码器 4-1-3 典型编码器 ...
数字电路常用组合逻辑电路
文章目录 4.3.1 编码器 4.3.2 译码器 4.3.3 数据选择器 4.3.4 加法器 4.3.5 数值比较器 4.4 组合逻辑电路中的竞争-冒险现象 4.4.1 竞争-冒险现象及成因 4.4. ...
数字电路第四章组合逻辑电路
组合逻辑电路前言: 本章当中,数据选择器和译码器是比较重要的.因为这两个电路可以出题,来考察.相较于前两者,编码器,数据分配器,数值比较器,加法器,减法器,应该是记忆即可. 译码器与数据选择器的例题 ...
数电实验（组合逻辑电路、时序电路，555定时器）
本文章为数电实验整理内容,其电路仿真资料可以在我的资料中自行下载,其包括所说内容全部仿真内容. 一.组合逻辑电路的设计与验证利用二输入四与非门74LS00和二输入四异或门74LS86和LED来达到 ...
（十二）【数电】（组合逻辑电路）加法器
[数电专栏] 文章目录 A 加法器 A.a 加法器工作原理 A.b MSI加法器集成芯片示例 A 加法器 A.a 加法器工作原理 <1>加法器概述两个二进制数之间的算术运算无论是加.减. ...
IC验证必备的数字电路基础知识（二）：组合逻辑电路
参考教材:数字电路与逻辑设计(第2版)邬春明目录 1. 组合逻辑电路分析 2. 组合逻辑电路设计( 重点,设计视角,以练题为主) 3. 竞争冒险 4. 组合逻辑电路 4.1. 编码器 4.2. 译码 ...
数字电子技术之组合逻辑电路
分析与设计常用中规模组合逻辑器件加法器数值比较器编码器译码器数据选择器数据分配器竞争与冒险分析与设计组合逻辑电路的分析方法 [例1] 逐层推导得到函数表达式: 最终得到F表达式: ...
组合逻辑电路：（附清华大学课程视频及课件PPT）
组合逻辑电路:(附清华大学课程视频及课件PPT) 目录: 1.组合逻辑电路 2.组合逻辑电路分析方法 3.组合逻辑电路设计方法 4.编码器 5.译码器 6.数据选择器 7.加法器 8.数值比较器 9. ...

组合逻辑电路——半加器

组合逻辑电路——半加器相关推荐

最新文章

热门文章