DSP28335的时钟电路介绍与时钟电路配置相关问题

CPU控制器的主频是CPU的一个极其重要的性能指标，决定着CPU处理一条基本指令花费的时间。主频是由时钟信号产生，同时，时钟信号是所有运算能力与处理的源头。DSP28335工作的最高主频为150MHZ,对应的时间为6.67ns。
**一、28335的时钟源**
如图1所示：

图1 时钟与锁相环电路
从上图可以看出，28335的时钟源有两种，但是我们在实际应用当中，都是采用使用内部振荡器作为时钟源的（简称内部时钟），也就是在X1与X2之间连接一个晶体，就可以产生时钟源。（这里只介绍这种方式产生时钟信号的配置）。具体工作如下：
振荡电路产生的时钟信号OSCCLK，该信号受到PLLSTS[OSCOFF]为控制导通，这个位的控制在TI官方给的头文件配置中已经连接上了，不需要进行控制，再说了，这个位如果没有连接上，前端产生的时钟信号也不能传输到后面的电路中去。OSCCLK信号可以兵分两路，一路是直接过去，一路是进入锁相环模块。在实际应用中，一般不能直接采用OSCCLK这个信号，因为该信号的频率是由石英晶体产生的还不够高，需要进入锁相环先倍频后分频使用。那么，需要进入锁相环，首先需要使能锁相环，也就是需要设置PLLSTS[PLLOFF],这一位也是默认打开的，在配置中无需搭理。
接下来，最重要的就是锁相环倍频配置与分频配置，相对应的位就是PLLCR.bit.DIV与PLLSTS.bit.DIVSEL。

PLLCR寄存器中的位如上图所示，可见DIV占有4位。
PLLSTS寄存器位如上图所示，可见DIVSEL占有2位。

两者配置如上图所示，假设PLLCR中的位DIV为1010，也就是将OSCCLK10倍频，然后再将PLLSTS中的DIVSEL位配置成10就是倍频后的时钟信号进行2分频，如果我们使用的石英晶体是30M，那么最后产生的时钟频率为150MHZ.这样，我们的时钟就配置成功了。
二、在CCS进行时钟配置
在CCS中，对时钟进行配置的源文件是在系统初始化源文件中（DSP2833x_SysCtrl.c）

   InitPll(DSP28_PLLCR,DSP28_DIVSEL);

只需要修改这条语句中的两个参数就可以改变DSP时钟频率。

DSP28335的时钟电路介绍与时钟电路配置相关问题相关推荐

【spark】Spark的介绍、安装以及配置相关介绍
一.spark到底是什么? Apache Spark? is a unified analytics engine for large-scale data processing 类似于Hadoop ...
实时时钟（Real_Time Clock）电路--中微爱芯
实时时钟芯片是日常生活中应用最广泛的消费类电子产品之一,其提供精确的实时时间或者为电子系统提供精确的时间基准.应用于一切需要微功耗以及准确计时的场合,嵌入式领域:手机.数码相机.MP3\MP4等,电气 ...
STA（静态时序分析）详解：如何计算最大时钟频率，以及判断电路是否出现时钟违例（timing violation）?
1.什么是STA? STA(静态时序分析)是时序验证的一种方法,用于计算和分析电路是否满足时序约束的要求. 2.为什么需要STA? 电路能否正常工作,其本质上是受最长逻辑通路(即关键路径)的限制,以及 ...
verilog设计一个分，秒定时器电路：输入时钟1KHZ进行分秒计数
verilog设计一个分,秒定时器电路:输入时钟1KHZ进行分秒计数目标实现分秒计数问题分析首先要求1KHZ的时钟,周期为1*10e-3s,达成1秒需要1000个周期,因为没有提到占空比就偷懒 ...
同步电路与跨时钟域电路设计1——单bit信号的跨时钟域传输（同步器）
同步电路与全局异步电路同步电路同步电路的定义即电路中的所有受时钟控制的单元(如触发器Flip Flop.寄存器Register),全部由一个统一的全局时钟控制. 例子: 两个触发器都受同一个时钟 ...
赛灵思FPGA中的主要时钟资源介绍
把握DCM.PLL.PMCD 和MMCM 知识是稳健可靠的时钟设计策略的基础. 赛灵思在其FPGA 中提供了丰富的时钟资源,大多数设计人员在他们的FPGA 设计中或多或少都会用到.不过对FPGA设计新 ...
ARM芯片外围电路介绍
任何一款处理器都有它的外围电路,其中包括电源电路,复位电路,晶振电路,外部存储器电路等等.通过阅读相关书籍以及实际的使用经验,这里简单介绍一下ARM芯片外围电路,类似电源电路.复位电路.晶振电路等大家 ...
ISD系列语音芯片电路介绍及其应用
ISD系列语音芯片电路介绍及其应用语音芯片简介:<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:o ...
RISC-V E300 SOC架构介绍——4.时钟产生
CLOCK GEN模块支持多种可替换的时钟产生方案来支持应用需求,本章主要介绍E300的时钟产生的基本结构,时钟的寄存器配置介绍在第五章(AON)和第七章(PRCI) 时钟产生基本架构下图给出E30 ...

DSP28335的时钟电路介绍与时钟电路配置相关问题

DSP28335的时钟电路介绍与时钟电路配置相关问题相关推荐

最新文章

热门文章