计算机硬件基础-CPU

提示：计算机硬件基础入门必知-CPU

文章目录

计算机硬件基础-CPU
前言
一、基础内容？
- 1.CPU制作过程
- 2.CPU原理
- 3.CPU基本组成
- - 3.1CPU基本组成元素
  - 3.2超线程
- 4.存储器的层次结构
- 5.CPU的缓存
- 6.CPU的乱序执行
- 7.NUMA

前言

一、基础内容？

1.CPU制作过程

制作过程：

http://www.360doc.com/content/19/0601/18/45644076_839664298.shtml

2.CPU原理

CPU（Central Processing Unit），中文翻译为中央处理器，负责执行用户和操作系统下发的指令。CPU是计算机中最为核心的部分，经常被比作计算机的大脑。CPU只能接受01二进制语言，0和1用来控制高低电位。比如，一个加法运算，在x86处理器上的的二进制代码为：

01001000 00000001 11000011

这样一行代码被称为机器码，它执行了加法操作。除了这样的加法，CPU的电路还要实现很多其他指令，如存取内存数据，进行逻辑判断等。不同厂商的电路设计不同，在电路上所能进行的二进制码不同。某类CPU能支持一种指令集（instruction set architecture）。指令集相当于一种设计图纸，规定了一种CPU架构实现哪些指令。参照指令集，硬件开发人员只需要关心如何设计电路，软件开发人员只关心如何用01机器码实现软件功能。比较常见的指令集有x86、ARM、MIPS、SPARC、Power等。x86和ARM被广泛应用在我们身边的电子产品上，相对比较知名，此外，龙芯实现了MIPS，IBM小型机则采用Power指令集。

3.CPU基本组成

3.1CPU基本组成元素

Control Unit（CU）起协调管理功能。
Arithmetic Logic Unit（ALU）接受控制单元的命令，负责进行加减乘与或非运算。所有数据都存放在寄存器（Register）里。
寄存器以极高的速度与CU和ALU交互，通常小于1纳秒。从寄存器的名字可以看出来，里面的数据是临时寄存的，这些数据和指令会被ALU和CU拿来立即进行计算。如果寄存器没有CPU想要的数据，CPU会去内存或硬盘中读取。
CPU通过Bus（总线）读取内存或其他设备的数据。计算机中有多条总线(数据、地址、控制)。
PC程序计数器(记录当前指令的地址)
MMU内存管理单元

3.2超线程

超线程(四核八线程)：一个ALU对应多个PC和Register

提示：可以避免线程上下文切换

4.存储器的层次结构

缓存层次：寄存器、L1、L2、L3、主存、磁盘、远程文件存储

CPU读取速度对比：

多核内存缓存架构：

5.CPU的缓存

CPU执行数据读取规则：内存-> L3-> L2-> L1-> 寄存器（一级一级的拷贝）
cacheLine缓存行(64字节)：CPU的数据读取是按块进行的，是因为程序局部性的原理决定的，还有发挥总线一次读取更多数据的能力。
缓存一致性：总线锁或缓存一致性协议(MESI Cache)

MESI:Cpu每个CacheLine标记四种状态。有些无法被单个缓存行的数据，依然使用总线锁。

伪共享：多核CPU读取数据使用缓存行时，有可能读取不相干的数据，造成多线程缓存同步时候，效率底下
缓存行对齐：对于一些数字敏感，存在多线程竞争访问，为了保证不发生伪共享，可以使用缓存行对齐当时编程
Java:jdk8加入@Contended注解，缓存行对齐。

6.CPU的乱序执行

CPU指令执行是乱序执行，除非指令有前后依赖关系。
CPU避免指令重排序：内存屏障，总线锁

Intel：ifence mfence sfence原语，添加内存屏障

Java中JVM级别的内存屏障
LoadLoad屏障：举例语句是Load1; LoadLoad; Load2(这句里面的LoadLoad里面的第一个Load对应
Load1加载代码，然后LoadLoad里面的第二个Load对应Load2加载代码)，此时的意思就是，在Load2
及后续读取操作从内存读取数据到CPU前，保证Load1从主内存里要读取的数据读取完毕。
StoreStore屏障：举例语句是 Store1; StoreStore; Store2(这句里面的StoreStore里面的第一个Store对应Store1存储代码，然后StoreStore里面的第二个Store对应Store2存储代码)。此时的意思就是在Store2及后续写入操作执行前，保证Store1的写入操作已经把数据写入到主内存里面，确认Store1的写入操作对其它处理器可见。
LoadStore屏障：举例语句是 Load1; LoadStore; Store2(这句里面的LoadStore里面的Load对应Load1加载代码，然后LoadStore里面的Store对应Store2存储代码)，此时的意思就是在Store2及后续代码写入操作执行前，保证Load1从主内存里要读取的数据读取完毕。
StoreLoad屏障：举例语句是Store1; StoreLoad; Load2(这句里面的StoreLoad里面的Store对应Store1存储代码，然后StoreLoad里面的Load对应Load2加载代码)，在Load2及后续读取操作从内存读取数据到CPU前，保证Store1的写入操作已经把数据写入到主内存里，确认Store1的写入操作对其它处理器可见。

7.NUMA

UMA技术
UMA是并行计算机中的共享存储架构，即物理存储器被所有处理机均匀共享，对所有存储字具有相同的存取时间。每台处理机可以有私用高速缓存,外围设备也以一定形式共享。UMA技术适合于普通需求和多用户共享时间的应用，在时序要求严格的应用中，被用作加速单一大型程序的执行率。

NUMA技术
NUMA是用于多进程计算中的存储设计，存储读取取决于当前存储器与处理器的关联。在NUMA技术下，处理器访问本地存储器比非本地存储器（另一个处理器的本地存储器或者处理器共享的存储器）更快。