vivado sata ip (phy)配置

sata phy:

以下步骤供参考，尚未开发验证

1、选择预设值为GTH_SATA*，sata的协议为1.5/3/6Gbps(并且只有一组收发通道，即x1)，选CPLL时钟即可

2、数据宽度根据sata协议选择16bit 8/10b编码；勾选OOB使能，默认均衡模式使用DFE在高速时信号会好点

3、drp时钟根据提示范围设置

4、comma设置用于数据对齐

5、clock correction设置【bonding功能可以实现x2/x4等模式，以及硬盘阵列的GRAD 0模式，一般不使用】

6、Example Design

7、DRP端口勾选

8、CDR端口【详见UG576/209】

9、OOB端口

其它参考：

https://github.com/timewh/sata3_host_controller

https://www.xilinx.com/support/answers/43482.html

https://www.xilinx.com/support/answers/53364.html (重要RXCDR_CONFG)

https://zhuanlan.zhihu.com/p/45851462

参考设计：

https://www.xilinx.com/support/documentation/application_notes/xapp870.pdf

SATA 8b/10b的错误记录：

https://forums.xilinx.com/t5/Serial-Transceivers/GTH-transceiver-for-SATA-PHY/m-p/1009879#M5141

SATA3协议手册

https://github.com/timewh/xc7a50t-elecclub/blob/will/SATA%E5%8D%8F%E8%AE%AE3.0.pdf

https://gitee.com/timewh/xc7a50t-elecclub/blob/master/SATA%E5%8D%8F%E8%AE%AE3.0.pdf

xilinx sata ref:

https://gitee.com/timewh/xc7a50t-elecclub/blob/master/xapp870.pdf

https://gitee.com/timewh/xc7a50t-elecclub/blob/master/c_xapp716.pdf

vivado sata ip (phy)配置相关推荐

vivado Clocking_Wizard IP配置
VIVADO Clocking_Wizard IP配置打开block design,点击"+",输入clk即可选择Clocking_Wizard 在clock options页面 ...
Vivado中IP核的xci, xcix, .dcp文件的区别
早在2017年1月初,我们宣布Xilinx IP目录中的所有IP使用xci和xcix格式的文件,这已经不是什么新鲜事了,其实我们之前一直在说这是我们多年来的主要建议,这其中包括很多重要的原因,xci文 ...
（9）vivado ila IP使用示例（学无止境）
1 verilog代码 `timescale 1ns / 1ps module top( clk , led ); //input/output in ...
ISE使用中RAM IP核配置及ram测试（两种测试）
简单总结ISE中RAM的ip核配置过程以及相关的端口. 分类 ram分为分布式ram(distributed ram)以及块ram(block ram) 前者是自己用寄存器搭建的,这里理解可以转至Vi ...
vivado dds IP核笔记
vivado dds IP核笔记 DDS IP核在vivado提供的GUI界面中,可以选择三种配置: Phase Generator and SIN/COS LUT (DDS) SIN/COS LUT ...
vivado ROM IP核简单使用
vivado ROM IP核简单使用 vivado配置下面选择数据的存储深度和数据的位宽 ROM内存储的数据由coe文件初始化下面是初始化coe文件的内容 memory_initializatio ...
Xilinx vivado 常用IP核使用
目录 1. Accumulator 12.0 2. Aurora 8B10B 11.1 3. Clocking Wizard 3.1. 时钟资源 4. Divider Generator 5.1 5. ...
FPGA数字信号处理（九）Vivado FFT IP核实现
该篇是FPGA数字信号处理的第9篇,选题为DSP系统中极其常用的FFT运算.上篇介绍了Quartus环境下FFT IP核的使用"FPGA数字信号处理(八)Quartus FFT IP核实现h ...
Zynq-Linux移植学习笔记之34-使用PCS/PMA IP核配置网络
1.硬件设计设计图如下,zynq PS ETH1连接PCS/PMA IP核. 这里PCS/PMA IP核相当于PHY,外部通过PCB连接到光模块.IP核的对应配置如下: 上面重要的部分是PHY的地址 ...
基于Vivado MIG IP核的DDR3读写实验(top_rom_ddr/ddr_top)
一.前言关于Vivado MIG IP核详细配置可以参考我之前的文章:基于Vivado MIG IP核的DDR3控制器(DDR3_CONTROL) 关于MIG IP核的用户端的接口时序可以参考这篇文 ...

vivado sata ip (phy)配置

vivado sata ip (phy)配置相关推荐

最新文章

热门文章