HDLBites 第84题 异步复位D 触发器

https://hdlbits.01xz.net/wiki/Dff8ar

报错Error (10200): Verilog HDL Conditional Statement error at top_module

原代码如下

module top_module (
    input clk,
    input areset,   // active high asynchronous reset
    input [7:0] d,
    output [7:0] q
);
    always@(posedge clk or posedge areset )
        begin
            if(!areset)
                q<=d;
            else
                q<='0;
        end

endmodule

纠正:

复位信号areset在敏感事件表中  高(低)电平触发时,always语句块中必须对应高(低)电平

always@(posedge clk or posedge areset )
        begin
            if(areset)
             q<='0;   
            else
             q<=d;
        end

HDLBites学习笔记之Error (10200): Verilog HDL Conditional Statement error at top_module相关推荐

  1. sv_labs学习笔记——sv_lab5_下(System Verilog)

    本文延续前一篇sv_labs学习笔记--sv_lab5_上(System Verilog),进一步学习完善lab5的内容 sv_labs学习笔记--sv_lab5_下(System Verilog) ...

  2. sv_labs学习笔记——sv_lab5_上(System Verilog)

    本节将介绍lab5的第一部分,主要总结一般设计学习与思考的方式与需要着重学习的点,同时以lab5作为参考,分析数据流流向,验证组件的通信与抽象化,实现的整体思路. sv_labs学习笔记--sv_la ...

  3. Verilog学习笔记(5):Verilog高级程序设计

    文章目录 1.数字电路系统设计的层次化 2.典型电路设计 2.1加法器树乘法器 2.2Wallace树乘法器 2.3复数乘法器 2.4 FIR滤波器设计 2.5 片内存储器的设计 2.6 FIFO设计 ...

  4. FPGA学习笔记2.1——用Verilog实现74LS148的功能定义并测试

    设计思路: 0-7 编码输入端(低电平有效) EI 选通输入端(低电平有效) A0.A1.A2 三位二进制编码输出信号即编码 输 出 端(低电平有效) GS 片优先编码输出端即宽展端(低电平有效) E ...

  5. FPGA学习笔记2.2——用Verilog实现七段管的工作逻辑

    目录 设计思路: 原理图: Task下的调用: 功能模块代码: 测试模块代码: 运行图: Module下的调用: 功能模块代码: 测试模块代码: 运行图: 设计思路: 一个七段管使用7bit信号控制7 ...

  6. FPGA学习笔记3.2——用Verilog实现七段管计时器

    设计思路 在6个七段管上分别显示 小时(0-23或11).分(0-59).秒(0-59),各占2个管.外部时钟50Mhz.可以用按键来产生一个复位信号key,当按键按下立刻(异步)将时间复位成0小时. ...

  7. Verilog HDL学习笔记(一)常见错误

    我初学verilog语言,很多细节都没注意,按着自己的思想就写了,编译的时候才发现各种问题.这些都是我在学习中遇到的问题,还是很常见的. 1.Error (10028): Can't resolve ...

  8. sv_labs学习笔记——sv_lab4(System Verilog)

    sv_labs学习笔记--sv_lab4(System Verilog) lab4 OOP encapsulation 实验概述 任务代码解析 Packat实现与理解 语法点解析 randomize( ...

  9. sv_labs学习笔记——sv_lab3(System Verilog)

    这里我们在前两个lab的基础上继续完善,搭建一个数据接受的功能.在lab2 中我们实现了相关发送信息的打印,选择发送接受的端口,完善发送时序,在这一小节中将实现对端口发送数据的回收,然后进行比较发送的 ...

最新文章

  1. 3.将maven项目jar纳入maven仓库,Mave项目依赖另外一个Maven项目的案例
  2. Python 得到主机字节序
  3. python listbox排序_python – 从tkinter.Listbox中提取项目列表
  4. 2017西安交大ACM小学期数论 [等差数列]
  5. 剑指Offer——求1+2..+n的和
  6. Mysql 集群双主双从安装使用详细讲解
  7. python加密模块教程_Python hashlib加密模块常用方法解析
  8. WebRTC系列- SDP详解
  9. 杰里之echo 衰减系数调节【篇】
  10. 9个GVP国产Java开源项目!是真滴哇塞
  11. GraphTrans:Representing Long-Range Context for Graph Neural Networks with Global Attention
  12. Visual Studio Code下c语言环境的安装与运行
  13. 计算机毕业设计JAVA网上童装销售系统mybatis+源码+调试部署+系统+数据库+lw
  14. 说不玩但是我还是玩了..
  15. mp4box-h264-ftyp-moov-mvhd-thkd-avcC-sps-pps 详解
  16. Oracle VM VirtualBox 共享文件夹
  17. Ubuntu 16.04输出中文显示的是乱码,修改支持语系的环境变量
  18. 工具:mp4测试文件
  19. ffmpeg转换MP4为mp3格式
  20. Flash动画个人学习总结

热门文章

  1. windows环境下smtp邮件测试
  2. 贪心算法-活动安排问题
  3. node 对接微信支付的踩坑记录(服务端)
  4. 记账后,如何查看、修改或删除不需要的收支
  5. 华硕N55SF 折腾记
  6. opengl android 纹理贴图 代码,Android 使用opengl es的纹理贴图白屏问题请教。
  7. 底层网络知识详解:如何连接外网
  8. 数据架构师、数据分析师、数据工程师哪个工资更高?
  9. pycharm2018安装教程 pycharm2018永久激活教程
  10. 软件测试慕课版学习总结—第二章