FloorPlan 经验总结
[讨论] IC layout FloorPlan 经验总结（摘录）
布局前的准备: [52RD.com]
1 查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025. [52RD.com]
2 Cell名称不能以数字开头.否则无法做DRACULA检查. [52RD.com]
3 布局前考虑好出PIN的方向和位置 [52RD.com]
4 布局前分析电路，完成同一功能的MOS管画在一起 [52RD.com]
5 对两层金属走向预先订好。一个图中栅的走向尽量一致，不要有横有竖。 [52RD.com]
6 对pin分类,vdd,vddx注意不要混淆,不同电位(衬底接不同电压)的n井分开.混合信号的电路尤其注意这点. [52RD.com]
7 在正确的路径下(一般是进到~/opus)打开icfb. [52RD.com]
8 更改cell时查看路径,一定要在正确的library下更改,以防copy过来的cell是在其他的library下,被改错. [52RD.com]
9 将不同电位的N井找出来. [52RD.com]
[52RD.com]
布局时注意: [52RD.com]
10 更改原理图后一定记得check and save [52RD.com]
11 完成每个cell后要归原点 [52RD.com]
12 DEVICE的 个数是否和原理图一至(有并联的管子时注意)；各DEVICE的尺寸是否和原理图一至。一般在拿到原理图之后，会对布局有大概的规划，先画DEVICE，(DIVECE之间不必用最小间距,根据经验考虑连线空间留出空隙)再连线。画DEVICE后从EXTRACTED中看参数检验对错。对每个device器件的各端从什么方向,什么位置与其他物体连线必须 先有考虑(与经验及floorplan的水平有关). [52RD.com]
13 如果一个cell调用其它cell，被调用的cell的vssx,vddx,vssb,vddb如果没有和外层cell连起来，要打上PIN,否则通不过diva检查.尽量在布局低层cell时就连起来。 [52RD.com]
14 尽量用最上层金属接出PIN。 [52RD.com]
15 接出去的线拉到cell边缘,布局时记得留出走线空间. [52RD.com]
16 金属连线不宜过长； [52RD.com]
17 电容一般最后画，在空档处拼凑。 [52RD.com]
18 小尺寸的mos管孔可以少打一点. [52RD.com]
19 LABEL标识元件时不要用y0层，mapfile不认。 [52RD.com]
20 管子的沟道上尽量不要走线;M2的影响比M1小. [52RD.com]
21 电容上下级板的电压注意要均匀分布；电容的长宽不宜相差过大。可以多个电阻并联. [52RD.com]
22 多晶硅栅不能两端都打孔连接金属。 [52RD.com]
23 栅上的孔最好打在栅的中间位置. [52RD.com]
24 U形的mos管用整片方形的栅覆盖diff层,不要用layer generation的方法生成U形栅. [52RD.com]
25 一般打孔最少打两个 [52RD.com]
26 Contact面积允许的情况下,能打越多越好,尤其是input/output部分,因为电流较大.但如果contact阻值远大于diffusion则不适用.传导线越宽越好,因为可以减少电阻值,但也增加了电容值. [52RD.com]
27 薄氧化层是否有对应的植入层 [52RD.com]
28 金属连接孔可以嵌在diffusion的孔中间. [52RD.com]
29 两段金属连接处重叠的地方注意金属线最小宽度 [52RD.com]
30 连线接头处一定要重叠，画的时候将该区域放大可避免此错误。 [52RD.com]
31 摆放各个小CELL时注意不要挤得太近，没有留出走线空间。最后线只能从DEVICE上跨过去。 [52RD.com]
32 Text2,y0层只是用来做检查或标志用,不用于光刻制造. [52RD.com]
33 芯片内部的电源线/地线和ESD上的电源线/地线分开接;数模信号的电源线/地线分开。 [52RD.com]
34 Pad的pass窗口的尺寸画成整数90um. [52RD.com]
35 连接Esd电路的线不能断，如果改变走向不要换金属层 [52RD.com]
36 Esd电路中无VDDX,VSSX,是VDDB,VSSB. [52RD.com]
37 PAD和ESD最好使用M1连接，宽度不小于20um;使用M2连接时,pad上不用打VIA孔,在ESD电路上打。 [52RD.com]
38 PAD与芯片内部cell的连线要从ESD电路上接过去。 [52RD.com]
39 Esd电路的SOURCE放两边，DRAIN放中间。 [52RD.com]
40 ESD的D端的孔到poly的间距为4,S端到poly的间距为^+0.2.防止大电流从D端进来时影响poly. [52RD.com]
41 ESD的pmos管与其他ESD或POWER的nmos管至少相距70um以上。 [52RD.com]
42 大尺寸的pmos/nmos与其他nmos/pmos(非powermos和ESD)的间距不够70um时,但最好不要小于50um,中间加NWELL,打上NTAP. [52RD.com]
43 NWELL和PTAP的隔离效果有什么不同?NWELL较深,效果较好. [52RD.com]
44 只有esd电路中的管子才可以用2*2um的孔.怎么判断ESD电路？上拉P管的D/G均接VDD,S接PAD;下拉N管的G/S接VSS,D接PAD.P/N管起二极管的作用. [52RD.com]
45 摆放ESD时nmos摆在最外缘,pmos在内. [52RD.com]
46 关于匹配电路，放大电路不需要和下面的电流源匹配。什么是匹配？使需要匹配的管子所处的光刻环境一样。匹配分为横向，纵向，和中心匹配。 [52RD.com]
1221为纵向匹配，12为中心匹配（把上方1转到下方1时，上方2也达到下方2位置） [52RD.com]
21 [52RD.com]
中心匹配最佳。 [52RD.com]
47 尺寸非常小的匹配管子对匹配画法要求不严格.4个以上的匹配管子,局部和整体都匹配的匹配方式最佳. [52RD.com]
48 在匹配电路的mos管左右画上dummy,用poly,poly的尺寸与管子尺寸一样,dummy与相邻的第一个poly gate的间距等于poly gate之间的间距. [52RD.com]
49 电阻的匹配，例如1，2两电阻需要匹配，仍是1221等方法。电阻dummy两头接地vssx。 [52RD.com]
50 Via不要打在电阻体,电容(poly)边缘上面. [52RD.com]
51 05工艺中resistor层只是做检查用 [52RD.com]
52 电阻连线处孔越多,各个VIA孔的电阻是并联关系,孔形成的电阻变小. [52RD.com]
53 电阻的dummy是保证处于边缘的电阻与其他电阻蚀刻环境一样. [52RD.com]
54 电容的匹配，值，接线，位置的匹配。 [52RD.com]
55 电阻连接fuse的pad的连线要稍宽,因为通过的电流较大.fuse的容丝用最上层金属. [52RD.com]
56 关于powermos [52RD.com]
① powermos一般接pin，要用足够宽的金属线接， [52RD.com]
② 几种缩小面积的画法。 [52RD.com]
③ 栅的间距？无要求。栅的长度不能超过100um [52RD.com]
57 Power mos要考虑瞬时大电流通过的情况,保证电流到达各处的路径的电阻相差不大.(适应所有存在大电流通过的情况). [52RD.com]
58 金属层dummy要和金属走向一致，即如果M2横走，M2的dummy也是横走向 [52RD.com]
59 低层cell的pin,label等要整齐,and不要删掉以备后用. [52RD.com]
60 匹配电路的栅如果横走，之间连接用的金属线会是竖走，用金属一层，和规定的金属走向一致。 [52RD.com]
61 不同宽度金属连接的影响？整个layout面积较大时影响可忽略. [52RD.com]
62 输出端节电容要小.多个管子并联,有一端是输出时注意做到这点. [52RD.com]
63 做DRACULA检查时,如果先运行drc,drc检查没有完毕时做了lvs检查,那么drc检查的每一步会比lvs检查的每一步快;反之,lvs会比drc快. [52RD.com]
64 最终DRACULA通过之后在layout图中空隙处加上ptap,先用thin-oxid将空隙处填满,再打上孔,金属宽度不要超过10,即一行最多8个孔(06工艺) [52RD.com]
65 为防止信号串扰,在两电路间加上PTAP,此PTAP单独连接VSS PAD. [52RD.com]
66 金属上走过的电压很大时,为避免尖角放电,拐角处用斜角,不能走90度度的直角. [52RD.com]
67 如果w=20,可画成两个w=10mos管并联 [52RD.com]
68 并联的管子共用端为S端,或D端;串联的管子共用端为s/d端. [52RD.com]
[52RD.com]
出错检查: [52RD.com]
69 DEVICE的各端是否都有连线；连线是否正确； [52RD.com]
70 完成布局检查时要查看每个接线的地方是否都有连线，特别注意VSSX，VDDX [52RD.com]
71 查线时用SHOTS将线高亮显示，便于找出可以合并或是缩短距离的金属线。 [52RD.com]
72 多个电阻（大于两根）打上DUMMY。保证每根电阻在光刻时所处的环境一样，最外面的电阻的NPIM层要超出EPOLY2 0.55 um，即两根电阻间距的一半。 [52RD.com]
73 无关的MOS管的THIN要断开，不要连在一起 [52RD.com]
74 并联的管子注意漏源合并，不要连错线。一个管子的源端也是另一个管子的源端 [52RD.com]
75 做DRAC检查时最上层的pin的名称用text2标识。Text2的名称要和该pin的名称一样. [52RD.com]
76 大CELL不要做DIVA检查,用DRACULE. [52RD.com]
77 Text2层要打在最顶层cell里.如果打在pad上,于最顶层调用此PAD,Dracula无法认出此pin. [52RD.com]
78 消除电阻dummy的lvs报错，把nimp和RPdummy层移出最边缘的电阻，不要覆盖dummy [52RD.com]
79 06工艺中M1最小宽度0.8,如果用0.8的M1拐线,虽然diva的drc不报错,但DRACULE的drc会在拐角处报错.要在拐角处加宽金属线. [52RD.com]
80 最后DRACULA的lvs通过,但是drc没有过,每次改正drc错误前可把layout图存成layout1,再改正.以免改错影响lvs不通过,旧版图也被保存下来了. [52RD.com]
81 Cell中间的连线尽量在低层cell中连完,不要放在高层cell中连,特别不要在最高层cell中连,因为最高层cell的布局经常会改动,走线容易因为cell的移动变得混乱. [52RD.com]
82 DRACULA的drc无法检查出pad必须满足pad到与pad无关的物体间距为10这一规则. [52RD.com]
83 做DRACULA检查时开两个窗口,一个用于lvs,一个用于drc.可同时进行,节省时间. [52RD.com]
[52RD.com]
容易犯的错误 [52RD.com]
84 电阻忘记加dummy [52RD.com]
85 使用NS功能后没有复原(选取AS),之后又进行整图移动操作,结果被NS的元件没有移动,图形被破坏. [52RD.com]
86 使用strech功能时错选.每次操作时注意看图左下角提示. [52RD.com]
87 Op电路中输入放大端的管子的衬底不接vddb/vddx. [52RD.com]
88 是否按下capslock键后没有还原就操作 [52RD.com]
[52RD.com]
节省面积的途径 [52RD.com]
89 电源线下面可以画有器件.节省面积. [52RD.com]
90 电阻上面可以走线，画电阻的区域可以充分利用。 [52RD.com]
91 电阻的长度画越长越省面积。 [52RD.com]
92 走线时金属线宽走最小可以节省面积.并不需要走孔的宽度. [52RD.com]
93 做新版本的layout图时，旧图保存，不要改动或删除。减小面积时如果低层CELL的线有与外层CELL相连，可以从更改连线入手，减小走线面积。 [52RD.com]
94 版图中面积被device，device的间隔和走线空间分割。减小面积一般从走线空间入手，更改FLOORPLAN。
FloorPlan 经验总结相关推荐
- 数字IC后端设计实现流程之floorplan及powerplan规划
数字IC后端设计实现floorplan及powerplan规划 数字 IC 后端设计实现流程之 initial design 初始化 Initial 模块形状 估算完模块的面积后,block owne ...
- 时钟树综合CTS技术经验分享（高薪必备）
时钟树综合CTS技术经验分享(高薪必备!) 文章右侧广告为官方硬广告,与吾爱IC社区无关,用户勿点.点击进去后出现任何损失与社区无关. 说到时钟树综合,需要大家紧紧围绕 3W 和 1H 来思考,即 W ...
- 学习 FPGA 经验与书籍分享。
1.不熟悉FPGA的内部结构,不了解可编程逻辑器件的基本原理. FPGA为什么是可以编程的?恐怕很多菜鸟不知道,他们也不想知道.因为他们觉得这是无关紧要的.他们潜意识的认为可编程嘛,肯定就是像写软件一 ...
- 数字后端知识点扫盲——Floorplan
本文转载自:数字后端物理设计(一):Floorplan - 知乎 (zhihu.com)https://zhuanlan.zhihu.com/p/264899580 Floorplan,中文翻译:布局 ...
- 数字IC后端流程——(二)布局规划Floorplan
参考博客原址:https://blog.csdn.net/weixin_46752319/article/details/107313770 ICC布局规划 Floorplan是ICC设计流程中非常重 ...
- ICC图文流程——(二)布局规划Floorplan
ICC布局规划 Floorplan是ICC设计流程中非常重要的一环,Floorplan的好坏直接影响到设计的timing和布线布通率, 很多时候流程中反复主要发生在这步. 在ICC student l ...
- 数字IC后端设计实现floorplan及powerplan规划
数字IC后端设计实现floorplan及powerplan规划 文章右侧广告为官方硬广告,与吾爱IC社区无关,用户勿点.点击进去后出现任何损失与社区无关. 今天是一年一度的 "双十一&quo ...
- 数字IC后端实现TOP Floorplan专家秘籍
数字IC后端实现TOP Floorplan专家秘籍 文章右侧广告为官方硬广告,与吾爱IC社区无关,用户勿点.点击进去后出现任何损失与社区无关. 2020 年是不平凡的一年,新冠疫情战役也还未结束.目前 ...
- Build A City——Floorplan
大家都知道,Floorplan的目的是为了确定模块大小,位置,形状,以及摆放Macro,也就是我们通常见到的随机存储单元RAM.只读存储单元ROM,还有其他IP模块等等.它与Place(布局)有着一些 ...
最新文章
- 搭建云mysql,基于ECS搭建云上博客
- Spring 多数据源事务配置问题
- javascript系列之DOM(三)---事件
- 本地化ASPXPivotGrid控件
- 实现值两者之间添加 ， 、 | 等字符
- [Leetcode][第112题][JAVA][路径总和][递归][队列]
- SQL Server表分区-水平分区
- 安卓9.0添加服务修改SELinux
- python删除指定行_关于csv：删除python中的特定行和对应文件
- 【渝粤教育】国家开放大学2018年春季 0508-22T影视特技及后期合成 参考试题
- jquery-8 jquery如何处理css样式
- 黑猫论坛实战免杀教程
- O3 Interchange全面讲解
- html常用长度单位
- 三星老java手机换字体_三星手机设置字体大小与更换默认字体的图文教程
- 两个例子让你了解什么是中介作用和调节作用
- Xilinx ZynqMP Mali-400 MP2
- ScheduledFuture
- 面试题之你是如何优化你的网站的？
- JAVA毕设项目社区生鲜电商平台（java+VUE+Mybatis+Maven+Mysql）