cpu cache和MESI

cpu cache现在是三级缓存结构，cache的意义：cpu频率较高，内存处理慢，cache的出现是为了解决cpu和内存之间速度不匹配的问题

缓存一致性：mesi协议可以使cpu缓存达成一致性

cache line是cache与内存数据交换的最小单位，根据操作系统一般是32byte或64byte。在mesi协议中，状态可以是四种，地址是cache line中映射的内存地址，数据则是从内存中读取的数据

mesi状态介绍： modify：当前cpu cache拥有最新的数据(cache line),其他cpu拥有失效数据以当前cpu的数据为准 exclusive：当前cpu有数据，其他cpu中没有数据，当前cpu的数据和主寸中数据一致 shared：当前CPU和其他CPU中都有共同数据，并且和主存中的数据一致 invalid：当前CPU中的数据失效，数据应该从主存中获取，其他CPU中可能有数据也可能无数据，当前CPU中的数据和主存被认为是不一致的

对于invalid，mesi协议中采取的是写失效

MESI协议为了保证多个CPU cache中共享数据的一致性，定义了cache line的四种状态，而CPU对cache的4种操作可能会产生不一致状态，因此cache控制器监听到本地操作和远程操作的时候，需要对地址一致的cache line状态做出一定的修改，从而保证数据在多个cache之间流转的一致性。

cpu cache和MESI相关推荐

CPU Cache原理与示例
CPU Cache原理与示例基础知识现在的 CPU 多核技术,都会有几级缓存,老的 CPU 会有两级内存(L1 和 L2),新的CPU会有三级内存(L1,L2,L3 ),如下图所示: 其中:  ...
Java专家系列：CPU Cache与高性能编程
认识CPU Cache CPU Cache概述随着CPU的频率不断提升,而内存的访问速度却没有质的突破,为了弥补访问内存的速度慢,充分发挥CPU的计算资源,提高CPU整体吞吐量,在CPU与内存之间引 ...
从Java视角理解CPU缓存(CPU Cache)
http://coderplay.iteye.com/blog/1485760 众所周知, CPU是计算机的大脑, 它负责执行程序的指令; 内存负责存数据, 包括程序自身数据. 同样大家都知道, 内存 ...
这篇 CPU Cache，估计要消化一下
点击上方"朱小厮的博客",选择"设为星标" 后台回复"书",获取后台回复"k8s",可领取k8s资料无论你写什么样的 ...
2021-04-04 CPU缓存一致性 MESI协议
一 CPU以及缓存和高速缓存结构 1.1 CPU结构我们知道CPU主要功能,一是控制,一是运算.主要包括寄存器.控制单元.运算单元和中断系统,主要架构如下: 控制单元:主要负责分析和解释指令算数逻 ...
深入理解CPU cache：组织、一致性（同步）、编程
<CPU Cache Line:CPU缓存行/缓存块> <CPU Cache Line伪共享问题的总结和分析> <内存管理:Linux Memory Management ...
CPU Cache Line伪共享问题的总结和分析
原文:吴一昊,杨勇 Linux阅码场地址:CPU Cache Line伪共享问题的总结和分析 Table of Contents 1. 关于本文 2. 背景知识 2.1 存储器层次结构 2.2 多核 ...
CPU中的MESI协议（Intel）
目录 CPU缓存一致性 MESI 协议 MESI优化带来的性能问题处理器执行时的乱序优化引发的问题 as-if-serial规则 happens-before规则 as-if-serial规则和ha ...
CPU Cache知识介绍
CPU Cache 基础知识缓存的命中缓存的一致性基础知识首先,我们都知道现在的 CPU 多核技术,都会有几级缓存,老的 CPU 会有两级内存(L1 和 L2),新的CPU会有三级内存(L1, ...

cpu cache和MESI

cpu cache和MESI相关推荐

最新文章

热门文章