同步整数分频器

如下图所示，可以使用Moore状态机很容易地实现同步整数分频，但是这样简单的逻辑无法产生50%占空比的输出。

具有50%占空比的奇数整数分频

在概念上，产生具有50%占空比的奇数分频时钟最简单的方式是以期望输出频率的一半生成两个正交相位时钟（两个时钟之间有90度相位差）。然后通过将两个波形异或得到输出频率。由于存在固定的90度相位差，每次异或输入只有一端会变化，这样有效消除了输出波形上的毛刺。

以下是一个三分频的简单例子：
1）创建由时钟上升沿触发的0到（N - 1）的计数器，N是自然数，用于对参数时钟进行分频（N不等于偶数）
对三分频，从0计数到2，N=3；对五分频，从0计数到4，N=5；对七分频，从0计数到6，N=7。
计数器在输入时钟（ref_clk）上升沿累加，在到达（N - 1）后自动归零。
2）使用两个开关触发器，按以下方式产生其使能信号。
tff1_en：TFF1在计数值为0时使能。
tff2_en：TFF2在计数值为（N+1）/ 2时使能（2对应三分频，3对应五分频，依此类推），如下图所示。

3）产生以下信号：
div1：TFF1的输出（由输入时钟ref_clk上升沿触发）。
div2：TFF2的输出（由输入时钟ref_clk下降沿触发）。
4）通过异或div1和div2波形，产生最终输出时钟clkout。

该三分频电路的逻辑结构图如下：

非整数分频（非50%占空比）

具有非50%占空比的1.5倍分频

1.5分频的意义即每三个参考时钟包含两个对称的脉冲。
下图中的多路器在clkout为高时选择ref_clk，否则它选择反向后的ref_clk。

时序图如下：

要注意的是，上述电路在仿真时可以正常工作，但是在综合时可能出现问题，因为在多路器的选择端切换开关时两个输入端的延时并不相等。多路器的输出不能马上改变并可能在输出时钟上产生毛刺。随着参考时钟ref_clk频率的增加，出现错误的可能性会越来越大。

具有非50%占空比的4.5倍分频计数器的实现

本节的方法可以通过移位的方法对非整数分频电路进行优化，使其输出时钟完全不含毛刺。

下面是4.5倍分频的例子，即每9个参考时钟包含2个对称脉冲。
1）使用复位值为000000001的9位移位寄存器，可以在每一个时钟上升沿使移位寄存器循环左移一位。
2）要产生第一个脉冲，必须使在半周期时移动第1位并将第1位与第2位进行或操作。
3）要产生第二个脉冲，第5位和第6位必须在半周期时移动并与原始第6位进行或操作。（所有的这些移位操作都是用来保证输出波形不含毛刺的必要操作）

经过上述操作产生的时钟占空比为40%，并且输出不含毛刺。
时序图如下：

Verilog代码如下：

chapter4——时钟分频器相关推荐

【实验室学习】时钟分频器，2、3、4、8分频 verilog实现
0引言记录时钟分频器的Verilog代码编写,主要掌握分频器设计思路 1设计----2.3.4.8分频 2.4.8分频设计较为容易: 2分频-设计一个1位的寄存器,当原时钟上升沿时取反即可代码展示 ...
硬件架构的艺术：时钟分频器
目录 1. 概述 2. 整数分频器 2.1 偶数分频器 2.1.1 设计原理及结构 2.1.2 代码实现 2.2 奇数分频器 2.2.1 方法一(Mohit Arora) 2.2.1.1 设计原理及结 ...
GT Transceiver中的重要时钟及其关系（5）QPLL的工作原理介绍
每个QUAD都包含一个QPLL,QPLL可以被同一个Quad内的transceiver共享,但是不能被其他Quad内的transceiver共享. 当以高于CPLL操作范围的线速率操作通道时,需要使用 ...
GT Transceiver中的重要时钟及其关系（4）CPLL的工作原理介绍
Transceiver内部时钟架构如下: Transceiver内部时钟来源可以是QPLL也可以是自己的CPLL. 其内部TX 和 RX 时钟分频器可以单独从 QPLL 或 CPLL 中选择时钟,允许 ...
赛灵思FPGA中的主要时钟资源介绍
把握DCM.PLL.PMCD 和MMCM 知识是稳健可靠的时钟设计策略的基础. 赛灵思在其FPGA 中提供了丰富的时钟资源,大多数设计人员在他们的FPGA 设计中或多或少都会用到.不过对FPGA设计新 ...
【嵌入式开发】时钟初始化 ( 时钟相关概念 | 嵌入式时钟体系 | Lock Time | 分频参数设置 | CPU 异步模式设置 | APLL MPLL 时钟频率设置 )
文章目录一. 时钟相关概念解析 1. 相关概念术语 ( 1 ) 时钟脉冲信号 ( 概念 : 电压幅度时间间隔形成脉冲 | 作用 : 时序逻辑基础间隔固定根据脉冲数量可计算出时间 ) ( 2 ...
【STM32】STM32f4学习之路--时钟
文章目录初学STM32,发现他的时钟系统有点复杂(相对于之前学的51单片机来说).这是为什么? –51单片机的I/O口少,外设简单,所以时钟一般来说都是固定的,这也导致了51单片机应用场景的局限性. ...
系统时钟（汇编语言程序设计）
系统时钟(汇编语言程序设计)-① 一直不知道该怎么描述S3C6410的PLL(锁相环),表示很难理解,我也算是瞎猫去碰"死耗子"吧. 我就去按照韦东山老师讲述的Clock去大概描述 ...
S3C6410 时钟初始化
++++++++++++++++++++++++++++++++++++++++++ 本文系本站原创,欢迎转载! 转载请注明出处: http://blog.csdn.net/mr_raptor/art ...

chapter4——时钟分频器

目录

同步整数分频器

具有50%占空比的奇数整数分频

非整数分频（非50%占空比）

chapter4——时钟分频器相关推荐

最新文章

热门文章