摘要

本文延续上期文章对cameralink发送模块的设计探索。上期文章，用一般意义上的方法实现了速率为40Mhz/280Mhz 的图像数据传输，效果良好，这种方法由于将cameralink时钟信号一并以串行方式生成，可称之为“源同步”方式。然而这种方式下，对PCB的物理等长布线要求高，一旦改变硬件连接，可能造成部分数据失真。本文，将探究非源同步方式下的cameralink发送过程中时钟和数据的处理。这种情况下，采用时钟相位动态调整的方式，使得设计更具有灵活性。

1. 非源同步和源同步的区别

这里源同步是指数据和时钟边沿对齐同步发出，在没有外在物理延迟的情况下可以认为数据和时钟信号是同步对齐的。如下图所示，我们使用xilinx的OSERDES资源时，由于延迟的存在，其输出的串行数据和时钟边沿不是对齐的（延迟时间见下表）。

FPGA图像处理——cameralink发送设计实现之改进版相关推荐

CPLD/FPGA的UART接口设计之系统时钟（晶振）和波特率关系
UART(UniversalAsynchronous ReceiverTransmitter,通用异步收发器)是一种广泛使用的异步串行数据通信协议.目前大多数MCU.串口通信IC等芯片或模块均支持UA ...
FPGA图像处理的开发流程
FPGA图像处理的开发流程 1.需求分析及问题描述问题描述应该清楚地描述问题而不是解决方法.它应该包括系统需要做什么.为什么要做,而不包括怎么做. 为了描述更具体,至少需要讨论三个方面. 第一是系统 ...
（50）Verilog HDL SPI发送设计
(50)Verilog HDL SPI发送设计 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)Verilog HDL SPI发送设计 5)结语 1.2 FPGA简介 F ...
（48）Verilog HDL UART发送设计
(48)Verilog HDL UART发送设计 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)Verilog HDL UART发送设计 5)结语 1.2 FPGA简介 ...
FPGA双沿发送之Verilog HDL实现
1.1 FPGA双沿发送之Verilog HDL实现 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA双沿发送之Verilog HDL实现: 5)结束语. 1.1 ...
FPGA双沿发送之ODDR原语实现
1.1 FPGA双沿发送之ODDR原语实现 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA双沿发送之ODDR原语实现: 5)结束语. 1.1.2 本节引言 &q ...
基于FPGA的信号发生器的设计
基于FPGA的信号发生器的设计首先先要介绍的是本设计的主芯片是ALTERA的一款芯片,芯片名称是EP2C5T144C8N.该芯片的LE单元有4608个,PLL锁相环具有2个,IO口管脚具有142个, ...
基于 FPGA 的 UART 控制器设计（VHDL）（下）
今天给大侠带来基于FPGA的 UART 控制器设计(VHDL)(下),由于篇幅较长,分三篇.今天带来第三篇,下篇,使用 FPGA 实现 UART.话不多说,上货. 之前有关于 Veriliog HDL ...
FPGA Vs 单片机 -- 嵌入式设计的另一种方法
大多数工程师在嵌入式系统中使用微控制器开始他们的旅程.有了微控制器,人们可以在一个集成电路上得到一个完整的微型计算系统.CPU,RAM,ROM 和输入/输出外围设备都在一个单拇指大小的 SoC 上.这 ...

FPGA图像处理——cameralink发送设计实现之改进版

摘要

1. 非源同步和源同步的区别

FPGA图像处理——cameralink发送设计实现之改进版相关推荐

最新文章

热门文章