在VIVADO下使用ILA（逻辑分析仪）引发的深思

最近在配置一款时钟同步芯片(CDCE72010)，具体通过配置内部寄存器来输出不同频率的时钟。这块芯片有一个时钟输入(491.52MHz)，它的一路输出时钟是输入时钟的二分频，也就是(245.76MHz)。这一路输出是给FPGA的，所以我打算通过在FPGA内部产生一个491.52MHz的时钟作为ILA的采样时钟来抓取这一路输出时钟，以验证配置寄存器是否成功。

但是万万没想到，在ILA上观察，每次都会出现周期性高电平，于是我去看寄存器说明书，想找到问题的原因，但是怎么试都无济于事，所以我只好去TI论坛求救。

我刚开始觉得这个大哥说的没道理，于是我又是去看说明书又是找老师又是改寄存器，但怎么都没用！！！上火！！！

冷静了几天，我发现一个东西！！！

然后我把时钟通过测试引脚接出来拿示波器看了看，根本就没有周期高电平！！！

一点小小的频偏引发的血案！！！感谢那位大哥！！！

ps：就算PLL分出来的时钟是491.52MHz，也不能通过ILA来否定什么，因为输入时钟也不一定稳定。还是得看示波器。

在VIVADO下使用ILA（逻辑分析仪）引发的深思相关推荐

Vivado下的集成逻辑分析仪ILA 入门
刚刚开始学习Zynq 7000的时候,看到别人问ILA的问题时,说是集成逻辑分析仪,我觉得这是一个好东西,我一定要学会它. 我是买了黑金的AX7010, 后来换成AC7010,开始学习Zynq 700 ...
vivado下使用ILA抓取波形
第一部分:RTL设计在RTL中想要抓取的信号前加上(*keep = "TRUE"*)例如想要抓取cnt信号: (*keep = "TRUE"*)reg [3: ...
Vivado下集成逻辑分析仪ILA入门续
在 Vivado下集成逻辑分析仪ILA入门一文中带着读者走了一遍集成逻辑分析仪ILA的使用过程.当时通过Set up Debug 添加需要监控的点,间接添加了ILA, 本文介绍另外一种方法,直接添加 ...
vivado下ila文件的读取和显示
保存ila文件 file-->export-->export ila_data.可以保存为ila格式或者vcd格式 (可以在modelism下转化为wlf文件后打开查看波形.) 打开保存后 ...
Vivado 在线调试之 ILA 核
转自:https://blog.csdn.net/zhoutaopower/article/details/104742457/ 对于已经通过了功能仿真的 Verilog HDL 电路,Downloa ...
VIVADO如何打开.ila波形文件
首先先保存ila文件依次点击 file - export - export - ila_data.可以保存为ila格式或者vcd格式 (可以在modelism下转化为wlf文件后打开查看波形.) 打 ...
FPGA — Vivado下ILA(逻辑分析仪)详细使用方法
使用软件: Vivado 开发板: EGO1采用Xilinx Artix-7系列XC7A35T-1CSG324C FPGA 使用程序:按键案例 ILA详细使用方法一.ILA简介二.ILA的使用方法 ...
vivado中利用ILA抓取信号的教程
vivado中利用ILA抓取信号的教程虽然操作ILA核会有至少四种方法,但是真正高效的方法,我认为是如下的标记法,所以单独拎出来,给大家瞧瞧: 一.重要的话说三遍: (mark_debug =&qu ...
在Vivado下如何判断芯片是多die芯片-关于SSI的多方面解答
1. 什么是SSI芯片? SSI是Stacked Silicon Interconnect的缩写.SSI芯片其实就是我们通常所说的多die芯片.其基本结构如下图所示.可以看到SSI芯片的基本单元是SL ...

在VIVADO下使用ILA（逻辑分析仪）引发的深思

在VIVADO下使用ILA（逻辑分析仪）引发的深思相关推荐

最新文章

热门文章