一、PLL锁相环:Phase-Locked Loop
由鉴相器、环路滤波器和压控振荡器组成,鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差,并输出误差电压Ud。Ud中的噪声和干扰成分被低通性质的环路滤波器滤除。形成压控振荡器(Vco)的控制电压Uc,Uc作用于压控振荡器的结果是把它的输出震荡频率fo拉向环路输入信号频率fi,当二者相等时,环路被锁定,称为入锁。PLL并不是直接对晶振进行倍频,而是将频率稳定的晶振作为基准信号,与PLL内部振荡电路生成的信号分频后进行比较,使PLL输出的信号频率稳定,工作原理如下图所示。

下图是另一种PLL原理图,控制电路由上图的鉴相器和环路滤波器组成,调整振荡器的频率和相位就可以补偿时钟分布造成的时间延迟。

PLL有 以下几个显著特点:
(1)输出时钟是内部VCO自振产生的,把输入参考时钟和反馈时钟的变化转换为电压信号间接地控制VCO的频率;
(2)VCO输出频率有一定的范围,如果输入时钟频率超出这个频率,则锁相环不能锁定;
(3)LPF部件可以过滤输入时钟的高频抖动,其输出时钟的抖动主要来自VCO本身及电源噪声,而不是输入时钟带入的抖动;
(4)由于是模拟电路,因此对电源噪声敏感,在设计PCB时,一般需要单独的模拟电源和模拟地。
二、DLL锁相环
DLL是基于数字抽样方式,在输入时钟和反馈时钟之间插入延迟,使输入时钟和反馈时钟的上升沿一致来实现的。又称数字锁相环。一个最简单的DLL与PLL的主要不同在于DLL用延时线代替了PLL的压控振荡器,延时线产生输入时钟的延时输出。时钟分布网络把时钟送到内部寄存器的时钟端口,控制逻辑对输入时钟和反馈时钟进行抽样、比较,调整延时线。两者的实现方式如下图所示。

DLL就是在输入时钟和反馈时钟间插入延时脉冲,直到这两个时钟上升沿对齐达到同步,DLL才能锁定。这样两个时钟没有了差别,也就补偿了时钟分配网络造成的时间延时,有效改善了时钟源和负载之间延时。
DLL的典型特征如下:
(1)时钟输出真实、及时地反映输入时钟,跟踪输入时钟迅速;
(2)能锁定的输入时钟频率范围较宽,但是由于延时电路的总延时有限,因此不能锁定时钟频率过低的输入时钟;
(3)不能过滤时钟源的抖动,会引入固有抖动,造成抖动的累计;
(4)用数字电路实现,对电源噪声不敏感。
三、PLL与DLL
两者功能上都可以实现倍频、分频、占空比调整,但是PLL调节范围更大,比如说:XILINX使用DLL,只能够2、4倍频;ALTERA的PLL可以实现的倍频范围就更大毕竟一个是模拟的、一个是数字的。
DLL数字电路与PLL模拟电路实现时有精确的时序,而数字电路实现时:抗噪声,低功耗,抗抖动,移植性好。
PLL的振荡器有不稳定,相位偏移的积累而DLL技术稳定,没有累计相位偏移。因而在延时补偿和时钟调整时常用DLL。

PLL与DLL锁相环介绍相关推荐

  1. 锁相环PLL/MMCM的使用

    文章目录 锁相环PLL/MMCM的使用 DCM/DLL/PLL/MMCM区别 锁相环PLL/MMCM的使用 DCM/DLL/PLL/MMCM区别 对于FPGA开发者来说,DCM/DLL/MMCM/PL ...

  2. 锁相环(PLL)低杂散方案设想

    低杂散方案初步猜想 PLL分为整数锁相环和小数锁相环:整数锁相环由于其结构方式决定其输出频率为鉴相频率的整数倍,从而使得N分频值很高,也因此带来的分频恶化使得相位噪声很差.为此小数分频锁相环可以实现号 ...

  3. 锁相环(PLL: Phase-locked loop)

    锁相环(PLL: Phase-locked loop)是一种利用反馈控制原理实现的频率及相位的同步技术,利用外部输入的参考信号控制环路内部振荡信号的频率和相位,实现输出信号频率对输入信号频率的自动跟踪 ...

  4. 理解锁相环的工作原理

    理解锁相环的工作原理 锁相环的硬件构成 鉴相器(phasedetector, PD) 低通滤波器(low past filter, LPF) 压控振荡器(voltage-controlled osci ...

  5. PC偏振控制器、锁模激光器技术、AOM声光调制器、相位噪声、锁相环、光耦合器类型

    1.PC 偏振控制器 (1)什么叫做偏振光?polarized light 光是一种电磁波,电磁波是横波,它具有偏振性,具有偏振性的光则称为偏振光. 具体体现: 振动的方向和光前进的方向构成了振动面 ...

  6. 锁相环的组成和工作原理

    1.锁相环的基本组成 许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的. 锁相环路是一种反馈控制电路,简称锁相环(PLL).锁相环的特点是:利用外部输 ...

  7. PLL锁相环基本原理介绍

    文章目录 一.什么是锁相环 二.基本锁相环的构成 2.1鉴相器(PD-Phase Detector) 2.2环路滤波器(LF-Loop Filter) 2.3压控振荡器(VOC) 三.锁相环各部分基本 ...

  8. PLL 锁相环原理介绍

    锁相环路是一种反馈控制电路,简称锁相环(PLL,Phase-Locked Loop).锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位. 当输出信号的频率与输入信号的频率相等时, ...

  9. 射频篇(三) 模拟、射频器件学习(3) ——锁相环(PLL)

    1.介绍 锁相环(PLL)是一种典型的反馈控制系统,其工作原理:是检测输入信号和输出信号的相位差,并将检测出的相位差信号通过鉴相器(PD)转换成电压信号输出,经过低通滤波(LPF)后形成压控振荡器(V ...

最新文章

  1. 获取周/月的第一天最后一天
  2. 查看linux显示文件大小,Linux下查看占用最大的文件和文件夹大小
  3. a*算法的时间复杂度_数据结构(1)——算法和时间复杂度
  4. 直播回顾:准确性提升到 5 秒级,ssar 独创的 load5s 指标有多硬核?| 龙蜥技术
  5. SDK窗口中增加菜单 以及 对菜单做出相应的消息响应
  6. VSU(虚拟交换单元)组网提升网络可用性
  7. 传奇私服服务器移动玩家位置,传奇私服服务端里面哪个是玩家数据文件文件?...
  8. 【亲测有效】C盘扩展卷灰色的解决办法
  9. Android获取不到运动步数(踩坑)
  10. 2022北京冬奥会开幕式视觉盛宴技术揭晓
  11. 截图工具因为计算机无法使用,win10系统截图工具无法使用提示“当前未在计算机上运行”的修复方案...
  12. 喜茶“内修”,蜜雪冰城“外练”
  13. 曲速未来 发布:新基建下,区块链将急速发展
  14. InstructGPT:chatGPT的姊妹模型
  15. r语言 tunerf函数_R语言 | 一网打尽高质量统计分析与机器学习包
  16. 如何取消windows10升级更新
  17. 软工大作业·倾物语(二)
  18. 阿里P7大牛手把手教你!mysql数据库应用案例教程
  19. 一文看懂二层接口、三层接口、PVID及VLANIF
  20. CSDN物联网学习5 从芯片到云端 Python物联网全栈开发经验教训共享

热门文章

  1. 七周学会数据分析|良心教程 第二周
  2. Alfred workflow 开发指南
  3. 数据项目总结 - 租房数据分析(完整篇)
  4. Mysql 的删除(逻辑删除)
  5. matlab 万能实用的非线性曲线拟合方法
  6. 【一】、创建虚拟机Linux系统Centos镜像并且配置静态IP
  7. threejs 三面体_three.js初探,立体几何入手(一)
  8. intro.js新手引导
  9. 深入探索Android稳定性优化
  10. 判断一个数是不是2的n次方