锁相环（PLL）低杂散方案设想

低杂散方案初步猜想

PLL分为整数锁相环和小数锁相环；整数锁相环由于其结构方式决定其输出频率为鉴相频率的整数倍，从而使得N分频值很高，也因此带来的分频恶化使得相位噪声很差。为此小数分频锁相环可以实现号鉴相频率，从而提高输出信号的相位噪声，但是小数分频锁相环也因此带来了一些小数分频机制引入的小数杂散。

小数分频锁相环分为传统小数分频锁相环和小数Delta Sigma分频锁相环，二者区别为传统分频锁相环实质上是一阶的小数Delta Sigma分频锁相环。

小数分频锁相环其杂散类型很多可以分为两大类，直接杂散和调制杂散。直接杂散有如下类型

![[Pasted image 20230314160611.png]]

直接杂散是那些出现在输出端而不会引起双边带调制的杂散。

调制杂散如下图示

![[Pasted image 20230314160626.png]]

调制杂散出现在与载波右侧和左侧相等的偏移处，是载波被调制的结果。

调制杂散是杂散源直接调制 VCO 或输出的结果。

直接杂散对于小数分频锁相环都会出现这种杂散类型，主要从设计中的线路匹配、输入参考信号的压摆率、供电滤波以及PCB设计中去优化等。

调制杂散中分为串扰杂散和鉴相杂散；其中串扰杂散通过设计中的输入参考压摆率、电源滤波等可以压制杂散到很低的水平；其中鉴相杂散分为电荷泵泄露杂散和电荷泵导通脉冲杂散。下图为LMX2595电荷泵电流表：

![[Pasted image 20230314160650.png]]

锁相环（PLL）低杂散方案设想相关推荐

锁相环低杂散快锁定优相噪猜想之进阶版
锁相环(PLL)低杂散方案设想 [锁相环(PLL)低杂散方案设想_锁相环杂散_雪江南的博客-CSDN博客](https://blog.csdn.net/sinat_28083087/article/d ...
锁相环 matlab 噪声,锁相环(PLL)系统的噪声特性
锁相环(PLL)系统的噪声特性本文是一篇述评文章,由推导一般 PLL 噪声方程式,并将相加噪声划分为通带噪声和阻带噪声开始.在随后的章节中,对所有主要的相加噪声源的特性进行了研究, (本文共12页) ...
锁相环(PLL)基本原理
锁相环(PLL)基本原理一.摘要锁相环(PLL)电路存在于各种高频应用中,从简单的时钟净化电路到用于高性能无线电通信链路的本振(LO),以及矢量网络分析仪(VNA)中的超快开关频率合成器.本文将参 ...
锁相环PLL／MMCM的使用
文章目录锁相环PLL/MMCM的使用 DCM/DLL/PLL/MMCM区别锁相环PLL/MMCM的使用 DCM/DLL/PLL/MMCM区别对于FPGA开发者来说,DCM/DLL/MMCM/PL ...
电机标幺化、PI标幺化、锁相环PLL标幺化详解电机模型相关标幺化处理
电机标幺化.PI标幺化.锁相环PLL标幺化详解电机模型相关标幺化处理电流环PI控制器的标幺化处理观测器中PLL锁相环的标幺化处理采样时间处理这是文档,不是代码,文档中的代码均为引用举例子的 ...
电机标幺化、PI标幺化、锁相环PLL标幺化详解电机模型相关标幺化处理电流环PI控制器的标幺化处理
电机标幺化.PI标幺化.锁相环PLL标幺化详解电机模型相关标幺化处理电流环PI控制器的标幺化处理观测器中PLL锁相环的标幺化处理采样时间处理这是文档,不是代码,文档中的代码均为引用举例子的 ...
锁相环PLL相位噪声仿真代码
锁相环PLL相位噪声仿真代码,汇总,教程phase noise 1.文件夹里面各个文件作用(包括参考书PLL PHASE NOISE ANALYSIS.lee的射频微电子.以及前人留下的matlab文 ...
锁相环(PLL: Phase-locked loop)
锁相环(PLL: Phase-locked loop)是一种利用反馈控制原理实现的频率及相位的同步技术,利用外部输入的参考信号控制环路内部振荡信号的频率和相位,实现输出信号频率对输入信号频率的自动跟踪 ...
核芯国产最强锁相环PLL
核芯互联国产最强锁相环出炉,RMS jitter=56fs,对标TI lmx2594,助力中国芯.现已开放样品申请,欢迎索样试用. 输出频率范围:53.125M ~ 13.6GHz 输入频率范围:&l ...

锁相环（PLL）低杂散方案设想

锁相环（PLL）低杂散方案设想相关推荐

最新文章

热门文章