Physical Implemention/P&R

目的:

物理实现主要实现如下功能：

工具：

Synopsys ICC ICC2

Cadence Innovus(new)/Encounter

Mentor Olympus

Input文件：

Synthesis Data:

1, Logic library ***.db（和DC中用到的是一样的）

2，Mapped.v（逻辑综合后的门级网表)

3，SDC约束文件***.sdc

4，DEF文件

DEF(Design exchange format)，叫设计交换格式，是ASCII格式的文件，它描述的是实际的设计，对库单元及它们的位置和连接关系进行了列表，使用DEF来在不同的设计系统间传递设计，同时又可以保持设计的内容不变。

DEF与只传递几何信息的GDSII不一样。它可以将设计的逻辑信息和物理信息传给布局布线工具。逻辑信息包括逻辑连接关系（由网表表示）、grouping信息以及物理约束。物理信息包括布局规划、布局位置及方向、绕线几何数据。

因为def是通用标准格式，假设是用了别的工具做floorplan，导出的def文件也能被ICC接受。icc也可以接受别人的def信息。同样，ICC的place&route的 def同样可以被其他工具所认识，write_def得到，这也就是几大工具是这么交互的方法之一。

Physical Data:

1，Physical library: Milkyway

ICC中，所有物理库都以milkyway的形式存在，包括standard cell和memory等的物理库，也包括所有设计本身，所有物理信息都装在milkyway中

CEL:完整的版图信息

FRAM:用于布局布线的抽象化的版图物理信息（只有单元大小、端口名称、端口位置等简单的物理信息）

一般ICC使用的是FRAM views

但是在Cadence的Encounter中，数据格式为LEF文件。

2，Technology file ***.tf

tf文件中定义了placement中的unit tile

3，RC Model file ***.TLU+

.itf/.TLU+: 寄生RC查找表，ICC使用网络几何形状以及该文件来计算金属线的寄生参数的，包括电阻、电容、耦合电容等等。

TLU+是存储RC系数的二进制表格式。TLUPlus模型通过包括宽度，空间，密度和温度对电阻系数的影响，可以实现精确的RC提取结果。

itf（Interconnect Technology Format) : 若foundry只提供该格式，可通过synopsys的Star-RCXT，输入命令：grdgenxo-itf2TLUPlus -i <ITF file> -o <TLU+ file>，即可将.itf转成.tlu+文件

一般包含：Ctypical.TLU+、Cmax.TLU+、Cmin.TLU+

4，Mapping file

具体脚本(ICC)：

#Read Synthesis Data

set target_library "***.db"

($target_library用于optimization，只包含stdcell）

set link_library "* $target_library"

（link_library用于linking，包含且不限于$target_library)

set verilog_file "Mapped.v"

set sdc_file "***.sdc"

set def_file "***.def"

#Read Physical data

set my_mw_lib ***.mw

set tech_file "***.tf"

set tlup_max "***_Cmax.tlu+"

set tlup_min "***_Cmin.tlu+"

set tlup_map "***.map"

#创建自己的Milkyway文件夹

create_mw_lib DESIGN_LIB -open -technology $tech_file -mw_reference_library "$link_library"

import_designs $verilog_file -format verilog -top $top_design

set_tlu_plus_files -max_tluplus $tlup_max -min_tluplus $tlup_min -tech2itf_map $tlup_map

source $create_pg_file（需要加载VSS、VDD的信息，创建供电网络）

read_sdc $sdc_file

#布局规划floorplan，摆放Marco

read_def $def_file

save_mw_cel -as CHIP_floorplaned

#布局placement，放置基本单元

place_opt

save_mw_cel -as CHIP_placed

#时钟树综合

clock_opt

save_mw_cel -as CHIP_cts

#布线routing

route_opt

save_mw_cel -as CHIP_routed

#输出文件

write -format ddc -hierarchy -output ***.ddc

write_verilog PnR.v

如何启动：

icc_shell

（二）数字后端之物理实现相关推荐

数字后端——物理单元介绍
物理单元( physical cell)指没有逻辑功能但是具有物理实现功能的标准单元, 用于抑制芯片生产过程中的各类物理效应, 保证芯片生产后能够正常工作 .硬核位置确定后,需要插入物理单元消除影响 ...
数字后端Floorplan概念合集（二）
以下资料是我之前写过的,芯片数字后端中的一些概念介绍,主要是Floorplan部分.整理了一下,做成合集,方便大家查询. 点击标题就可以选择文章查看,会直接挂在公众号的主页菜单栏里的"后端资 ...
艾为数字ic面试题_每日学习：数字后端面试100问（2019全新版）
关注并标星大同学吧每天1次,打卡学习积累1个新知识,增1分职场底气作者称谓:Tao涛个人介绍:摸爬滚打多年的数字后端工程师微信公众号:数字后端IC芯片设计半导体知识分享第29期技能升级, ...
数字后端——低功耗单元库
在之前的文章中,介绍了低功耗设计物理实施的方案: 数字后端--低功耗设计物理实施_沧海一升的博客-CSDN博客_低功耗设计低功耗设计方案所涉及到的物理实施相关内容https://blog.csdn.n ...
数字后端——可制造性设计
随着集成电路制造工艺技术的迅速发展,集成电路集成度迅速攀升,制造流程及工艺步骤日趋复杂,工艺尺寸也在不断缩小.集成电路可制造性设计(Design For Manufacturability,DFM) ...
数字后端基本概念-合集
个人将基本概念重新整理原碎片来源:Tao_ZT 个人空间 https: //blog.csdn.net/Tao_ZT 数字后端基本概念 macro Box 坐标方向 standard cell E ...
数字后端面试100问（校招版）
上次发布面试100问以后,应读者强烈要求,抽空写了一篇校招版的后端100问,希望对各位应届生面试有用.题目难度类型更偏向基础概念的理解.对于校招,由于在校学生缺乏实际项目经验,考官通常会更加注重学生对 ...
看化工人如何成功转行的数字后端？
数字后端工程师是产业研发人オ,在公司可以说是项目的核心人员,该类人オ应需要具备扎实的专业知识基础与丰富的集成电路设计经验,能够独立芯片版图的布局布线设计,静态时序分析,功耗分析验证等. 数字后端工程师 ...
芯片Tapeout之数字后端实现Review
参与过芯片Tapeout的同学,都知道在芯片GDS出去之前都要做一系列的Review和Checklist检查.一般来说只要严格一项项做过检查,确保没有问题后,芯片回来都是可以正常工作的.小编今天分享一 ...
项目后期踩到这些坑，原来可以这么简单处理（数字后端实现救火篇）
项目后期踩到这些坑,原来可以这么简单处理!(数字后端实现救火篇) 文章右侧广告为官方硬广告,与吾爱IC社区无关,用户勿点.点击进去后出现任何损失与社区无关. 最近一直在帮同事解决各种问题.由于临近项目 ...

（二）数字后端之物理实现

目的:

工具：