这里写目录标题

  • 1、DDR4与DDR3内存差异一:处理器
  • 2、DDR4与DDR3内存差异二:外型
  • 3、DDR4与DDR3内存差异三:参数
  • 返回目录【硬十宝典】——7、存储器类

如今DDR4已经很成熟了,那么相比DDR3,都有了哪些比较重要的改进呢?我们一起来看一下:

  1. DDR4内存条外观变化明显,金手指变成弯曲状,易于拔插并减少PCB压力。
  2. DDR4内存内部使用点对点传输,频率提升明显,最高可达4266MHz。
  3. DDR4内存容量提升明显,单根内存最高可支持到128GB。
  4. DDR4功耗明显降低,电压降到1.2V、甚至更低。

  DDR3内存自从2007年服役以来,至今已经走过了8个年头。相比Intel的更新换代步伐来说,内存发展可谓相当缓慢。不过好在2014年底,各大厂商纷纷上架DDR4内存产品,起跳频率达到2133MHz,标志着DDR3时代的终结。

1、DDR4与DDR3内存差异一:处理器


Haswell-E架构图解

  每次内存升级换代时,必须支持的就是处理器。Haswell-E平台的内存同IVB-E/SNB-E一样为四通道设计,DDR4内存频率原生支持2133MHz,这相较IVB-E的DDR3原生1866MHz,起始频率有不小的提升。Haswell-E作为新的旗舰提升最大两点一个是6核升级8核,另一点是对DDR4的支持。

2、DDR4与DDR3内存差异二:外型

卡槽差异
  DDR4 模组上的卡槽与 DDR3 模组卡槽的位置不同。两者的卡槽都位于插入侧,但 DDR4 卡槽的位置稍有差异,以便防止将模组安装到不兼容的主板或平台中。


增加厚度
  为了容纳更多信号层,DDR4 模组比 DDR3 稍厚。

DDR4金手指变化较大
  大家注意上图,宇瞻DDR4内存金手指变的弯曲了,并没有沿着直线设计,这究竟是为什么呢?一直一来,平直的内存金手指插入内存插槽后,受到的摩擦力较大,因此内存存在难以拔出和难以插入的情况,为了解决这个问题,DDR4将内存下部设计为中间稍突出、边缘收矮的形状。在中央的高点和两端的低点以平滑曲线过渡。这样的设计既可以保证DDR4内存的金手指和内存插槽触点有足够的接触面,信号传输确保信号稳定的同时,让中间凸起的部分和内存插槽产生足够的摩擦力稳定内存。

  接口位置同时也发生了改变,金手指中间的“缺口”位置相比DDR3更为靠近中央。在金手指触点数量方面,普通DDR4内存有284个,而DDR3则是240个,每一个触点的间距从1mm缩减到0.85mm。

曲线边
  DDR4 模组提供曲线边以方便插入和缓解内存安装期间对 PCB 的压力。

3、DDR4与DDR3内存差异三:参数

  DDR4最重要的使命当然是提高频率和带宽。DDR4内存的每个针脚都可以提供2Gbps(256MB/s)的带宽,DDR4-3200那就是51.2GB/s,比之DDR3-1866高出了超过70%。

默认频率DDR4 2133 CL15

DDR4 2133频率下带宽测试:48.4GB/s

  从宇瞻32GB DDR4-2133内存来看,仅默认频率带宽就高达48.4GB/s,可见DDR4对系统性能提升重要性。

  另外就是其它参数的改变,比如容量和电压。

  DDR4在使用了3DS堆叠封装技术后,单条内存的容量最大可以达到目前产品的8倍之多。举例来说,目前常见的大容量内存单条容量为8GB(单颗芯片512MB,共16颗),而DDR4则完全可以达到64GB,甚至128GB。而电压方面,DDR4将会使用20nm以下的工艺来制造,电压从DDR3的1.5V降低至DDR4的1.2V,移动版的SO-DIMMD DR4的电压还会降得更低。

  频率和带宽提升巨大

  DDR4内存的每个针脚都可以提供2Gbps(256MB/s)的带宽,DDR4-3200那就是51.2GB/s,比之DDR3-1866高出了超过70%。

  在DDR在发展的过程中,一直都以增加数据预取值为主要的性能提升手段。但到了DDR4时代,数据预取的增加变得更为困难,所以推出了Bank Group的设计。

  Bank Group架构又是怎样的情况?具体来说就是每个Bank Group可以独立读写数据,这样一来内部的数据吞吐量大幅度提升,可以同时读取大量的数据,内存的等效频率在这种设置下也得到巨大的提升。


  在DDR3内存上,内存和内存控制器之间的连接采用是通过多点分支总线来实现,这种设计的特点就是当数据传输量一旦超过通道的承载能力,无论你怎么增加内存容量,性能都不见的提升多少。

  因此,DDR4抛弃了这样的设计,转而采用点对点总线:内存控制器每通道只能支持唯一的一根内存。这样设计的好处可以大大简化内存模块的设计、更容易达到更高的频率。不过,点对点设计的问题也同样明显:一个重要因素是点对点总线每通道只能支持一根内存,因此如果DDR4内存单条容量不足的话,将很难有效提升系统的内存总量。当然,这难不道开发者,3DS封装技术就是扩增DDR4容量的关键技术。

容量剧增 最高可达128GB

  3DS(3-Dimensional Stack,三维堆叠)技术是DDR4内存中最关键的技术之一,它用来增大单颗芯片的容量。

  3DS技术最初由美光提出的,它类似于传统的堆叠封装技术,比如手机芯片中的处理器和存储器很多都采用堆叠焊接在主板上以减少体积—堆叠焊接和堆叠封装的差别在于,一个在芯片封装完成后、在PCB板上堆叠;另一个是在芯片封装之前,在芯片内部堆叠。一般来说,在散热和工艺允许的情况下,堆叠封装能够大大降低芯片面积,对产品的小型化是非常有帮助的。在DDR4上,堆叠封装主要用TSV硅穿孔的形式来实现。


  所谓硅穿孔,就用激光或蚀刻方式在硅片上钻出小孔,然后填入金属联通孔洞,这样经过硅穿孔的不同硅片之间的信号可以互相传输。在使用了3DS堆叠封装技术后,单条内存的容量最大可以达到目前产品的8倍之多。举例来说,目前常见的大容量内存单条容量为8GB(单颗芯片512MB,共16颗),而DDR4则完全可以达到64GB,甚至128GB。

更低功耗 更低电压

  更低的电压:这是每一代DDR进化的必备要素,DDR4已经降至1.2V

  首先来看功耗方面的内容。DDR4内存采用了TCSE ( Temperature Compensated Self-Refresh,温度补偿自刷新,主要用于降低存储芯片在自刷新时消耗的功率)、TCARtemperature Compensated Auto Refresh,温度补偿自动刷新,和T CSE类似)、DBI(Data Bus Inversion,数据总线倒置,用于降低VDDQ电流,降低切换操作)等新技术。

  这些技术能够降低DDR4内存在使用中的功耗。当然,作为新一代内存,降低功耗最直接的方法是采用更新的制程以及更低的电压。目前DDR4将会使用20nm以下的工艺来制造,电压从DDR3的1.5V降低至DDR4的1.2V,移动版的SO-DIMMD DR4的电压还会降得更低。而随着工艺进步、电压降低以及联合使用多种功耗控制技术的情况下,DDR4的功耗表现将是非常出色的。

返回目录【硬十宝典】——7、存储器类

【硬十宝典】——7.2【动态RAM】DDR4与DDR3区别解析相关推荐

  1. 【硬十宝典目录】——1、电源类(更新中~)

    1.电源类 [基础知识]电源的分类 [基础知识]开关电源各种拓扑结构的特点 [基础知识]各种"地"-- 各种"GND" [基础知识]开关电源Buck电路CCM及 ...

  2. 【硬十宝典】——1.2【基础知识】开关电源各种拓扑结构的特点

    文章目录 1.基本名词 2.Buck降压 3.Boost升压 4.Buck-Boost降压-升压 5.Flyback反激 6.Forward正激 7.Two-Transistor Forward双晶体 ...

  3. 【硬十宝典】——1.0【基础知识】各种“地”—— 各种“GND”

    文章目录 1.信号接地 2.浮地技术的应用 2.1.交流电源地与直流电源地分开 3.混合接地 3.1.设备接大地 返回目录[硬十宝典]--1.电源类   GND,指的是电线接地端的简写.代表地线或0线 ...

  4. 动态RAM的刷新(资料来源于网上自己查找搜索)

    我们平常所提到的计算机的主存指的是动态主存(即动态RAM),动态RAM的记忆单元是依靠电容上的电荷表示信息的,而电容的绝缘电阻不是无穷大,总会有漏电情况发生.由于半导体栅极上电容的电荷只能保持几毫秒, ...

  5. 动态ram依靠什么存储信息_ROM、RAM、DRAM、SRAM和FLASH傻傻分不清

    ROM.RAM.DRAM.SRAM和FLASH各类储存器在电脑.手机.电子设备.嵌入式设备及相应的开发中普遍应用的,但是很多还是傻傻分不清楚.下面就简单介绍下这几个吧! ROM和RAM ROM:只读存 ...

  6. 动态ram依靠什么存储信息_处理器内存系统1(ROM,RAM,数据存储顺序)

    本篇文章主要介绍处理器中存储器:ROM和RAM以及数据在内存中的存储顺序:大/小端(Little/Big Endian). 只读存储器(ROM) ROM(Read Only Memory)用来存储和保 ...

  7. 动态RAM的集中刷新、分散刷新、异步刷新

    为什么要刷新? -- 长期不进行存储器 读/写 ,其存储单元内的原信息将慢慢消失. 一般是多长时间?--一般 2ms,对动态RAM的全部基本单元电路进行一次刷新. 注意:刷新只针对行地址 以下都以 1 ...

  8. 2017.0704.《计算机组成原理》-动态RAM

    动态单管芯片的读写工作流程 1.动态单管芯片的集成度非常高,以至于连行列选择线都是公用的.译码驱动电路分时段分别传输行地址和列地址. 2.动态单管芯片的结构比较奇怪,行选择线是竖着排列的,列选择线是横 ...

  9. 动态半导体ram依据什么存储信息_静态ram和动态ram的区别是什么

    随机存取存储器(random access memory,RAM)又称作"随机存储器",是与CPU直接交换数据的内部存储器,也叫主存(内存).它可以随时读写,而且速度很快,通常作为 ...

最新文章

  1. 8Manage:如何变革性的加强企业采购管理?
  2. js 禁止复制粘贴全选
  3. Python基础之变量学习
  4. linux并发服务器实例,linux-----网络编程----epoll实现并发服务器
  5. html5 image 同步,html5 image使用大全
  6. 成就优秀程序员的很多因素你知道多少?
  7. WPF入门教程系列(一) 创建你的第一个WPF项目
  8. freemodbus收藏学习网址
  9. C# 读取机器CPU信息,硬盘信息,网卡信息(转载)
  10. 监听屏幕解锁和判断屏幕状态
  11. 百度地图开发只显示网格不显示地图信息
  12. java什么是适配器类?作用是什么?_浅谈Java适配器模式
  13. matlab JAVA交互_如何使MATLAB绘图交互?
  14. MODSCAN32的应用
  15. stylelint规则大全
  16. Amazon亚马逊 Vendor Central Label详解
  17. homeassistant 快速入门
  18. 第四届“橙瓜网络文学奖”暨见证·网络文学20年评选分类型十佳大神网上投票震撼开启
  19. 如何使生成的exe程序默认以管理员权限启动
  20. UCF Local Programming Contest 2018题解

热门文章

  1. Vue中使用百度地图
  2. arcmap实现洪水淹没分析
  3. 特斯拉调整电动汽车售价 Model S、Model X国内售价也有上调
  4. C#筛选DataTable的数据
  5. 关于网络重置后无法联网的解决办法
  6. Revenge of the Nerds(书呆子的复仇......)
  7. 树莓派安装synology_如何从Synology NAS安装(和删除)应用程序包
  8. python 挂起_Python Killing挂起函数
  9. 2013年04月02日
  10. Win10通过Anaconda安装GPU版tensorflow