锁存器（latch），触发器（flip-flop），寄存器（register）

锁存器（Latch）：锁存器是电平触发的存储单元，数据存储的动作（状态转换）取决于输入时钟（或者使能）信号的电平值，即当锁存器处于使能状态时，输出才会随着数据输入发生变化。

典型结构：SR-Latch

触发器（Flip-Flop）：触发器是边沿敏感的存储单元，数据存储的动作（状态转换）由某一信号的上升或者下降沿进行同步的（限制存储单元状态转换在一个很短的时间内）。（钟控 D 触发器其实就是 D 锁存器，边沿 D 触发器才是真正的 D 触发器）。

寄存器（Register）：用来暂时存放参与运算的数据和运算结果。在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器。

区别与联系：由于触发器内有记忆功能，因此利用触发器可以方便地构成寄存器。由于一个触发器能够存储一位二进制码，所以把 n 个触发器的时钟端口连接起来就能构成一个存储 n 位二进制码的寄存器。
从寄存数据的角度来讲，寄存器和锁存器的功能是相同的；它们的区别在于寄存器是同步时钟控制，而锁存器是电位信号控制。

锁存器不同于触发器，锁存器在不锁存数据时，输出端的信号随输入信号变化，就像信号通过一个缓存器一样；一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。因此锁存器也称为透明锁存器，指的是不锁存是输出对输入是透明的。
一般的设计规则是：在绝大多数设计中避免产生锁存器。它会让您设计的时序完蛋，并且它的隐蔽性很强，非老手不能查出。锁存器最大的危害在于不能过滤毛刺（使能信号有效时，输出状态可能随输入多次变化，产生空翻）。这对于下一级电路是极其危险的。所以，只要能用 D 触发器的地方，就不用锁存器。

（verilog代码中 if...else...不配对容易产生latch。良好的RTL Coding Style下 if else 需要配对）。

always块描述组合逻辑时，如果always块中敏感变量里漏掉了某个变量，这意味着当这个变量发生变化时，always块也不会被重新执行。这可能会导致该模块综合后出现锁存器或其他电路。

锁存器（latch），触发器（flip-flop），寄存器（register）相关推荐

芯片设计中的latch_为什么ICG Cell中使用锁存器(Latch)，而不使用触发器(Flip Flop)？...
下面是门控时钟(clock gating)的最简单实现方法(使用与门): 从理论上讲,这是可行的:当使能信号Enable为高电平时,时钟将被传递到被门控的触发器FF2. 问题在于时序(timing). ...
16，verilog之锁存器和触发器
锁存器(Latch)和触发器(Flip-Flop)是时序逻辑新引入的概念,一般而言在一个系统里只会采用一种类型的器件.这样设计起来简单,而且不会存在不能实现的情况. 锁存器主要有RS锁存器和门控D锁存 ...
锁存器 D触发器寄存器区别详细区别解释 Latch D Flipflop register
1. 锁存器定义: 对脉冲电平敏感,在时钟脉冲的电平作用下改变状态. 优点: 面积小.锁存器比FF快,所以用在地址锁存是很合适的,不过一定要保证所有的latch信号源的质量,锁存器在CPU设计中很常 ...
FPGA锁存器、触发器、寄存器和缓冲器的区别
一.锁存器锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,仅当锁存器处于使能状态时,输出才 ...
【通俗理解】锁存器，触发器，寄存器和缓冲器的区别
一.锁存器锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,仅当锁存器处于使能状态时,输出才会随 ...
jk触发器改为四进制_锁存器、触发器、寄存器和缓冲器的区别
一.锁存器锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,仅当锁存器处于使能状态时,输出才 ...
锁存器Latch和触发器Flip-flop的区别
锁存器Latch概述锁存器(Latch)是一种对脉冲电平敏感的存储单元电路,它们可以在特定输入脉冲电平作用下改变状态.锁存,就是把信号暂存以维持某种电平状态.锁存器的最主要作用是缓存,其次完成高速的 ...
锁存器、触发器、寄存器
1.锁存器(Latch) 1.1.SR锁存器(基本锁存器) 由两个或非门或者两个与非门组成,电路结构.图形符号和特性表如下所示. 此时,输出状态(次态)与输入状态.锁存器初态都有关. 1.2.电平触发 ...
时序逻辑中的锁存器、触发器、寄存器
1.基本概念时序逻辑一般由锁存器.触发器.寄存器构成. 锁存器(latch):锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或使能信号)信号的电平值,即当锁存器处于使能状 ...
锁存器、触发器、寄存器和缓冲器的区别
目录一.锁存器二.触发器三.寄存器四.移位寄存器五.总线收发器/缓冲器六.锁存器与触发器的区别七.D触发器和D锁存器的区别八.寄存器与锁存器的区别一.锁存器锁存器(latch)-- ...

锁存器（latch），触发器（flip-flop），寄存器（register）

锁存器（latch），触发器（flip-flop），寄存器（register）相关推荐

最新文章

热门文章