一、wire

wire类型设计时表示导线结构，它不存储状态，只能负责传递驱动级的输出。wire型数据常用来表示用以assign关键字指定的组合逻辑信号。Verilog程序模块中输入、输出信号类型默认时自定义为wire型。wire型信号可以用做任何方程式的输入，也可以用做“assign”语句或者实例原件的输出。

<font color=#999AAA >wire   [n-1:0]      my_wire0,my_wire1,...,my_wirem-1；   //定义了m条总线，每条线位宽为n。

wire   my_wire= A & B； //assign组合逻辑，定义了一个输出信号mysignal0，A、B两个输入驱动。

二、logic

reg类型设计用于表示存储结构，它内部存储状态，并在时钟沿到来或异步信号改变等条件触发时改变内部状态。reg类型数据需要使用过程赋值（procedural assignment），即赋值定义在always、initial、task或function语法块中。reg类型数据默认初始值为不定值x。reg虽然是寄存器类型，但也可能被综合工具综合为组合逻辑。
reg类型通常用于always模块中的指定信号，always块中每个被赋值的信号必须是reg类型，输入信号不做要求。

reg   [n-1:0]      my_reg0,my_reg1,...,my_regm-1;  //定义了m个寄存器，每寄存器位宽为n。

reg      [7:0]           my_reg0,my_reg1;
wire                    my_reg= A & B;    //连续赋值
always@(posedge clk,negedge rst)begin
if(!rst)beginreg0<=8'd0;reg1<=8'd0;
end
else beginreg0<=mysignal;reg1<=reg0;
end
end

三、logic

logic类型是在reg类型基础上进行改进，使得它除了作为一个寄存器变量外，还可以被连续赋值、门单元和模块所驱动。任何使用wire线网类型的地方都可以使用logic，但是logic类型不能有多个结构性的驱动。
wire定义时赋值是连续赋值，而logic定义时赋值只是赋初值，并且赋初值是不能被综合的。

logic  [7:0] my_logic0,my_logic1,...,my_logicm;  //定义了m个logic类型，每个位宽为n。

logic    my_logic =A & B; //在0时刻将mysignal1初始化为A & B的值，然后不再对其做进一步的更改。
wire     my_wire = A & B;   //连续赋值，与门。

module  logic _data_type(input logic rst_h);parameter  CYCLE=20;logic  q,q_l,d,clk,rst_l;initial beginclk=0;        //过程赋值forever # (CYCLE/2) clk=~clk;endassign   rst_l=~rst_h;    //连续赋值not  n1(q_l,q);           //q_l被门驱动my_dff d1(q,d,clk,rst_l);  //q被模块驱动
endmodule

四、总结

所以总结Verilog wire和reg的区别：

wire表示导线结构，reg表示存储结构。
wire使用assign赋值，reg赋值定义在always、initial、task或function代码块中。
wire赋值综合成组合逻辑，reg可能综合成时序逻辑，也可能综合成组合逻辑。

所以总结SystemVerilog logic的使用方法：
单驱动时logic可完全替代reg和wire，除了Evan提到的赋初值问题。
多驱动时，如inout类型端口，使用wire。

reg、wire与logic的区别相关推荐

Verilog中reg和SystemVerilog中logic的区别
关于reg和logic的区别,在SystemVerilog验证测试平台编写指南中有所提出,如下所示: SystemVerilog对经典的reg数据类型进行了改进,使得他除了作为一个变量以外,还可以被连 ...
SystemVerilog中logic var reg wire的区别
在Verilog中,所有的线网和变量都是使用四态值,因此没必要也不能清晰的区分信号类型. 为了增强灵活性,SystemVerilog中定义信号同时具有类型和数据类型两个属性. 类型指示信号是属于线网( ...
【verilog语法】关于testbench与被测module的输入输出数据类型定义：reg/wire原因
testbench的输入输出数据类型正好与被测模块相反 1.被测module中,输入为wire,输出为reg 输入信号是由模块外部决定的,输入数据的状态是变化的,与外部模块是通过线连接,所以用wire ...
FPGA学习笔记——wire和reg数据以及组合逻辑和时序逻辑
Testbench 编写 wire和reg使用方法 wire语句表示以assign关键字指定的组合逻辑信号,模块的输入输出都默认为wire型,相当于物理接线. reg语句表示寄存器类型.用于alway ...
reg类型变量综合电路_SystemVerilog的一些可综合实用技巧
Not True! SystemVerilog was designed to enhance both the design and verification capabilities of tra ...
锁存器（latch）、触发器（FF）、存储器（REG）
锁存器(latch)别用为什么FPGA中要时常避免锁存器产生? 1.锁存器对毛刺不敏感,很容易在输出信号上产生毛刺: 2.没有时钟信号,不容易进行静态时序分析. 正是因为这两个原因,我们在FPGA设 ...
灵心胜造物，妙手夺天工——Wire Editing（一）
今天我们要介绍的图形界面工具是Wire Editing.这是我们经常用到的一个修复drc的工具. 想必DRC肯定是每个designer最不想碰到的东西吧,多少个tape out的通宵之夜就花在ECO和 ...
菜鸟做设计必看！有关如何做设计的整体思路，以及能否综合的笔记
对Verilog 初学者比较有用的整理(转自它处) 作者: Ian11122840 时间: 2010-9-27 09:04 标题: 菜鸟做设计必看!有关如何做设计的整体思路,以及能否综合的笔记所谓综 ...
关于verilog的一些基础知识整理
*作者: Ian11122840 时间: 2010-9-27 09:04 * *标题: 菜鸟做设计必看!有关如何做设计的整体思路,以及能否综合的笔记 * *所谓综合,就是把描述语言转化成能硬件实现的电 ...
对于Verilog语言的一些总结
1.不使用初始化语句: 2.不使用延时语句: 3.不使用循环次数不确定的语句,如:forever,while等: 4.尽量采用同步方式设计电路: 5.尽量采用行为语句完成设计: 6.always过程块 ...

reg、wire与logic的区别

文章目录

一、wire

二、logic

三、logic

四、总结

reg、wire与logic的区别相关推荐

最新文章

热门文章