数字时钟（文章末提供完整电路+logisam工具）

功能

① 所设计的数字时钟能够根据脉冲信号进行正常工作；

② 能对时钟进行校准操作；

③ 能够进行整点报时；

实现原理

1）分频器
其目的是能够对脉冲信号进行分频，降低脉冲信号的频率，使之能更加接近真实的时钟频率。
其原理是通过将原始脉冲信号进行十进制计数，并对十进制计数器的输出信号作为另一个十进制计数器的输入。这样每经过一个十进制计数器就会将原始的脉冲信号进行十分频。所以当所给的原始脉冲信号是2000HZ时，就可以将该脉冲信号依次经过三个十进制计数器，最后得到的脉冲信号为2HZ，与实际的时钟频率接近，从而达到了分频的目的。
2）计数器
由于数字时钟不同位置的特性，要分别实现模3计数，模6计数，模5计数和模10计数。所以为了简化对计数器的设计，通过设计一个模16计数器，并对模16计数器进行适当修改使之能依次实现上述各种计数。
例如，通过将模16计数器的两个最低位连接到清零端实现当计数为3时自动清零的功能，进而实现了模3计数。
为了实现数字时钟不同位之间的联系，从数字时钟的低位开始，分别将低位计数器的输出作为高位计数器的输入，从而实现计数功能。
3）七段显示译码器
给出四位二进制数后，需要把相应的数转换成七段显示编码（即相应的数对应的显示字形），可用相应的逻辑门搭建，亦可直接用译码器74LS48。
该七段显示译码器的功能表如下所示：

连接示意图如下所示：

4）时钟校准
通过将每个计数器的输入端外连一个人工脉冲信号，来实现对计数器所处状态的人工修改。每通过人工对计数器进行一次信号输入就可以使计数器加1.
5）整点报时
由于每次整点时分刻度的高位和低位以及秒的高位都是0，所以我们可以对分刻度的高位和低位以及秒的高位对应的三个计数器进行“或非”操作。因此只要到达整点时，对应的三个计数器都为0，经过“或非”操作后，为蜂鸣器提供工作信号，蜂鸣器进行整点报时。持续时间是10秒。

具体实现

1.具体实现
1）分频器

将2000HZ的脉冲信号依次通过三个十进制指数器，当第一个计数器经历10个时钟脉冲之后，输出一个高电平，第二个计数器加一。当第一个计数器经历100个时钟脉冲之后，第二个计数器计数到十然后向第三个计数器输入一个高电平，第三个计数器加一。当第一个计数器经历1000个时钟脉冲之后，第三个计数器计数到十然后输出一个高电平，从而实现了1000分频。
2）16进制计数器
真值表为：

由真值表可以看出，A是01交替出现，所以可以直接用T触发器来实现；
而B只有在A为1时状态翻转，A为0时不翻转，所以可以将A的输出端作为B的T输入端；
而C只有在AB同时为1时状态翻转，所以可以将AB的输出端共同作为C的T输入端；
而D只有在ABC同时为1时状态翻转，所以可以将ABC的输出端共同作为D的T输入端；
具体实现：

3）时钟计数器

计数器s1对时钟脉冲进行计数，当计数为“1010”时，对s1计数器进行清零，同时作为s2计数器的时钟脉冲。当s2计数器计数为“0110”时，对s2计数器进行清零，同时作为m1计数器的时钟脉冲。当m1计数器计数为“1010”时，对m1计数其进行清零，同时作为m2计数器的时钟脉冲。当m2计数器计数为“0110”时，对m2计数器进行清零，同时作为h1计数器的时钟脉冲。当h1计数器计数为“1010”或h1计数器计数为“0100”且h2计数器计数为“0010”时，对h1计数器清零，同时作为h2计数器的时钟脉冲，并且当h2计数器计数为“0011”时，对h2计数器清零。

4）七段显示译码器
具体实现：

当输入2进制为“0000”时，经过74LS48的译码，使晶体管abcdef工作；
当输入2进制为“0001”时，经过74LS48的译码，使晶体管bc工作；
当输入2进制为“0010”时，经过74LS48的译码，使晶体管abdeg工作；
当输入2进制为“0011”时，经过74LS48的译码，使晶体管abcdg工作；
当输入2进制为“0100”时，经过74LS48的译码，使晶体管bcfg工作；
当输入2进制为“0101”时，经过74LS48的译码，使晶体管acdfg工作；
当输入2进制为“0110”时，经过74LS48的译码，使晶体管cdefg工作；
当输入2进制为“0111”时，经过74LS48的译码，使晶体管abc工作；
当输入2进制为“1000”时，经过74LS48的译码，使晶体管abcdefg工作；
当输入2进制为“1001”时，经过74LS48的译码，使晶体管abcfg工作
；
5）整点报时
具体实现：

当s2，m1，m2输出均为“0000”时表示此时时间为整点，将三个输出进行“或非”操作，使得整点报时指示灯亮起。十秒钟过后，s2输出变为“0001”，指示灯熄灭。

完整模拟电路+logisam工具

链接: https://pan.baidu.com/s/147gkpL-4kC20MN-Yoyo3Pg
提取码: cqks

数字逻辑课程设计（一）：数字时钟——logisam模拟实现相关推荐

数字逻辑课程设计-数字时钟时分秒的设计
数字逻辑课程设计-数字时钟 ------------- 课程设计的三个简单要求 1.设计一个能显示日期.小时.分钟.秒的数字电子钟,并具有整点报时的功能. 2.由晶振电路产生1HZ标准的信号.分.秒为 ...
数字逻辑课程设计，简单的8位模型计算机verilog设计
简单8位模型计算机 0.摘要 1.绪论 1.1 模型计算机简介 1.2 设计主要内容 1.2.1 设计指标 1.2.2 设计思路 2.系统设计 2.1模型计算机原理 2.2 模型计算机组成 2.3 模 ...
电路与数字逻辑课程设计-电子钟功能
以下内容为我电路与数字逻辑实验的实验报告内容. 实验部分采用的是logisim实现本实验因时间问题做的比较仓促,有许多不足之处,还请谅解. 想要完整代码的可以在我的博客资源进行下载电路与数字逻辑课 ...
matlab数字图像处理课程设计报告,数字图像处理课程设计实验报告.doc
数字图像处理课程设计实验报告数字图像处理课程设计题目:数字图像处理及Huufman(或小波变换)编码仿真实现学生姓名: 学院:信息工程学院系别:电子信息工程系专业:电子信息工程班 ...
数字逻辑课程设计多功能电子钟 Quartus II
设计方案 1．系统功能描述 (1) 系统输入:系统状态及校时.定时转换的控制信号为k.set:时钟信号clk,采用1024Hz:系统复位信号为reset.输入信号由按键产生. (2) ...
数字逻辑课程设计-加法器设计（三位十进制+八位二进制）
首页寒假期间做的数字逻辑课设,现在整理出来分享给大家. 本文内容参照WUST2019届课程设计报告要求. 课设题目三位十进制加法器,需要用三位数码管显示八位二进制加法器,也需要用三位数码管显示 ...
数字逻辑课程设计拔河游戏机
<数字逻辑> 课程设计报告题目:拔河游戏机专业:计算机科学与技术班级:14计科2班组长:张钦颖(1414080901218) 成员:无 ...
数字逻辑课程设计#Quartus II
一.设计任务及要求: 设计任务:用Verilog HDL对CPLD芯片EPM240T100C5进行编程,并增加适当的电子元件,设计一个数字电子时钟电路要求: 1．具有"时"&qu ...
数字电子钟设计制作——数字逻辑课程设计 Verilog HDL CPLD
目的: 1.进一步掌握数字电子技术的理论知识,培养工程设计能力和综合分析问题.解决问题的能力: 2.基本掌握常用电子电路的一般设计方法,提高电子电路的设计和实验能力: 3.掌握复杂可编程逻辑器件CPL ...
数字逻辑课程设计-数字时钟（月：日：时：分：秒）
csdn账号被异地登陆,注册邮箱密码丢失找不回来,辛辛苦苦挣得点C币没了重新注册了账号,内容转至 https://blog.csdn.net/qq_25066049/article/details/ ...

数字逻辑课程设计（一）：数字时钟——logisam模拟实现

数字时钟（文章末提供完整电路+logisam工具）

功能

实现原理

具体实现

完整模拟电路+logisam工具

数字逻辑课程设计（一）：数字时钟——logisam模拟实现相关推荐

最新文章

热门文章