数字逻辑课程设计-数字时钟时分秒的设计

数字逻辑课程设计-数字时钟

-------------

课程设计的三个简单要求

1、设计一个能显示日期、小时、分钟、秒的数字电子钟，并具有整点报时的功能。

2、由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器，时为二十四进制计数器。

3、可手动校正时、分时间和日期值。

--------------------------------------------------------------------------------------------------------

这次课程设计使用到的软件为Proteus 8Professional，version:8.3。

截图：

1、分、秒都是采用两个74LS161完成60进制的计数。

2、时采用两个74LS163完成24进制。

3、重点是对于大月，小月，二月（只算平年的29天）的天数的控制。所以天数在计数的时候需要根据月份的具体情况反馈回来一个三种情况，分别为二进制的00，01，10表示二月29天，小月30天，大月31天。

由“天”图中的上面一部分根据返回的三种值进行天数的控制。分别在计数到30，31，32的时候清零，由于74LS192采用异步清零的方式，显示的最大值分别为29，30，31。然后清零重新计数。

4、月的计数部分分为计数部分和反馈部分。

上面一部分采用两个8选一选择器组合成的16（>12个月）选一选择器（proteus中有16选一选择器，可以简化），反馈两位二进制需要两个16选一选择器。

下面部分实际上是两个12进制计数器。一个用来显示，一个用来做反馈选择。

下载地址：

https://download.csdn.net/download/qq_25066049/10387953

补充说明一下，下载的文件有个1.pdsprj,文件和7.0的安装包，之所以没有你们要的.dsn文件，是因为我是proteus8.3编辑的，他生产的运行文件是以.pdsprj,结尾。8.0一下生产的文件才是.dsn。

数字逻辑课程设计-数字时钟时分秒的设计相关推荐

数字逻辑课程设计，简单的8位模型计算机verilog设计
简单8位模型计算机 0.摘要 1.绪论 1.1 模型计算机简介 1.2 设计主要内容 1.2.1 设计指标 1.2.2 设计思路 2.系统设计 2.1模型计算机原理 2.2 模型计算机组成 2.3 模 ...
电路与数字逻辑课程设计-电子钟功能
以下内容为我电路与数字逻辑实验的实验报告内容. 实验部分采用的是logisim实现本实验因时间问题做的比较仓促,有许多不足之处,还请谅解. 想要完整代码的可以在我的博客资源进行下载电路与数字逻辑课 ...
Verilog语言简介(数字逻辑课程笔记）
Verilog语言简介 Verilog语言简介(数字逻辑课程笔记) 概述数据类型模块构建操作符赋值语句连续赋值过程赋值过程赋值语句块:always语句块阻塞赋值非阻塞赋值过程赋值语 ...
数字逻辑课程设计#Quartus II
一.设计任务及要求: 设计任务:用Verilog HDL对CPLD芯片EPM240T100C5进行编程,并增加适当的电子元件,设计一个数字电子时钟电路要求: 1．具有"时"&qu ...
数字逻辑课程设计-加法器设计（三位十进制+八位二进制）
首页寒假期间做的数字逻辑课设,现在整理出来分享给大家. 本文内容参照WUST2019届课程设计报告要求. 课设题目三位十进制加法器,需要用三位数码管显示八位二进制加法器,也需要用三位数码管显示 ...
数字逻辑课程设计拔河游戏机
<数字逻辑> 课程设计报告题目:拔河游戏机专业:计算机科学与技术班级:14计科2班组长:张钦颖(1414080901218) 成员:无 ...
数字逻辑计算机组成,数字逻辑设计与计算机组成pdf
数字逻辑设计与计算机组成内容简介本书从简单的数字逻辑电路设计基础开始,由浅入深,讲解组合逻辑和时序逻辑电路的设计技术.计算机组成的基本原理和计算机体系结构的相关概念,后深入探讨了现代计算机系统如何 ...
数字逻辑课设(数字电子钟)
做了快一个星期的数字逻辑课设,存手动连线,虽然年那块还没有做完 ,但是文章提供了思路,本文的重点是后面的问题解决软件是使用proteus7 设计要求: 1).设计一个能显示日期.小时.分钟.秒的数字 ...
计算机组成原理数字逻辑,计算机组成原理数字逻辑.ppt
文档介绍: 计算机组成原理数字逻辑1数字量和模拟量模拟量:可以在一定范围内取任意实数值的物理量,如:温度.压力.距离和时间等.数字量:在时间上和数量上都是离散的物理量,如:自动生产线上的零件记录量,台 ...

数字逻辑课程设计-数字时钟时分秒的设计

数字逻辑课程设计-数字时钟时分秒的设计相关推荐

最新文章

热门文章