ZYNQ学习之pl和ps接口
1、PL和PS的接口类型总共有两种：
（1）功能接口：AXI、EMIO、中断、DMA流控制、时钟调试接口。
（2）配置接口：PCAP、SEU、配置状态信号和Program/Done/Init信号。这些信号连接到PL内配置模块的固定逻辑上，给PS提供对PL的控制能力。
2、AXI总线：AXI （Advanced eXtensible Interface）本是由ARM公司提出的一种总线协议。用于PL和PS之间的通信。
总线：是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由由数据线、地址线、控制线等构成。
接口：是一种连接标准，又常常被称之为物理接口。
协议：就是传输数据的规则
（1）AXI总线：在ZYNQ中有支持三种AXI总线
AXI4：（For high-performance memory-mapped requirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输；
AXI4-Lite：（For simple, low-throughput memory-mapped communication ）是一个轻量级的地址映射单次传输接口，占用很少的逻辑单元。
AXI4-Stream：（For high-speed streaming data.）面向高速流数据传输；去掉了地址项，允许无限制的数据突发传输规模。
（2）zynq的AXI接口共有9个，包括如下类型:
1)AXI_ACP接口：加速器一致性接口，用来管理DMA之类不带缓冲的AXI外设，PS端是Slave接口。
通过该接口PL端可以直接访问PS部分cache,故PL逻辑可以直接从cache中拿到CPU的计算结果，同时也可以进一步第一时间将计算的逻辑加速运算的结果送至CPU。
2）AXI_HP接口：高性能/带宽的AXI3.0标准接口，共有4个，PL模块作为主设备连接。。主要用于PL访问PS上的存储器（DDR和On-Chip RAM）。
AXI-HP接口主要是为了PL访问PS上的存储器（DDR和on-chip RAM）而设计的高速数据通路。AXI-HP端口分为两部分一部分直接和PL相连，另一部分连接到AXI interconnect。例如视频处理时，高清的图像有FPGA直接采集处理，然后通过AXI-HP接口将数据传输到DDR中，供APU完成进一步图像处理。
3）AXI_GP接口：通用AXI接口，共有4个，包括两个32位主设备接口和两个32位从设备接口。
（3）AXI协议
AXI总线协议的两端可以分为分为主（master）、从（slave）两端，他们之间一般需要通过一个AXI Interconnect相连接，作用是提供将一个或多个AXI主设备连接到一个或多个AXI从设备的一种交换机制。AXI Interconnect的主要作用是，当存在多个主机以及从机器时，AXIInterconnect负责将它们联系并管理起来。由于AXI支持乱序发送，乱序发送需要主机的ID信号支撑，而不同的主机发送的ID可能相同，而AXI Interconnect解决了这一问题，他会对不同主机的ID信号进行处理让ID变得唯一。
（4）AXI协议之握手协议
AXI4 所采用的是一种 READY，VALID 握手通信机制，简单来说主从双方进行数据通信前，有一个握手的过程。传输源产生 VLAID 信号来指明何时数据或控制信息有效。而目地源产生 READY 信号来指明已经准备好接受数据或控制信息。传输发生在 VALID和 READY 信号同时为高的时候。VALID 和 READY 信号的出现有三种关系。
1） VALID 先变高 READY 后变高
2） READY 先变高 VALID 后变高
3） VALID 和 READY 信号同时变高
3、 AXI4-Lite 详解
(1)先要自定义一个AXI-Lite的IP，新建工程之后，选择,菜单栏->Tools->Creat and Package IP。
（2）next - 选择Create AXI4 Peripheral，然后Next - 默认，选择Next - 这里接口类型选择Lite，选择Next - 选择Edit IP，点击Finish - 此后，Vivado会新建一个工程，专门编辑该IP，通过该工程，我们就可以看到Vivado为我们生成的AXI-Lite的操作源码。
（3）代码分析：
ZYNQ学习之pl和ps接口相关推荐
- ZYNQ芯片AXI 协议和PL和PS接口互联
AXI 协议 Zynq可扩展平台的性能不仅在于PS与PL的功能强大,最大的优势在于能把二者联合起来使用以形成完整体系.其中,起到至关重要作用的就是通过AXI总线协议实现两部分的紧密联合. ...
- ZYNQ 7000 PS和PL 信号、接口、管脚分布
1.ZYNQ 7000 PS端和PL端都有自己独立的电源引脚(Power Pin) 2.PS端接口和信号: PS_CLK(System reference clock) POR_RST_N(Power ...
- Zynq 7000 PL和PS通信——使用BRAM
Zynq 7000 PL和PS通信--使用BRAM 介绍 1 准备工作 2 PL搭建BRAM 3 下载PL程序 4 编写Linux应用程序 5 问题 5.1 BRAM的寻址的问题 5.2 PS地址映射 ...
- ZYNQ PL中断PS
原文地址: http://www.cnblogs.com/milinker/p/5906004.html 本篇文章主要介绍外设(PL)产生的中断请求,在PS端进行处理. 在PL端通过按键产生中断,PS ...
- 【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章 PL读写PS端DDR数据
本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处. 适用于板卡型号: AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4E ...
- ZYNQ PL与PS交互的最大带宽
PL与PS的交互使用AXI_HP接口可以达到最大的带宽. 在典型的150MHz的时钟速度下,AXI_HP接口的读写带宽最高均可达到1200MB/s.在Zynq-7000系列的器件中包含有4个AXI_H ...
- ZYNQ PL和PS通过MIO和EMIO交叉控制LED
本文在一个工程中完成PS和PL之间通过MIO和EMIO实现的四种控制LED的方式,即: PS控制PS的灯(MIO) PS控制PL的灯(EMIO) PL控制PL的灯(EMIO) PL控制PS的灯(EMI ...
- zynq sdk 开发之通过 BRAM 进行 PL 与 PS 的数据交互
如何在 zynq 中进行 PL 端与 PS 端的数据交互? 在zynq的使用中,高效的进行 BRAM 与 zynq 硬核的数据交换至关重要,当我们需要进行小批量的数据交换时,可以考虑采用 BRAM 作 ...
- 【Zynq UltraScale+ MPSoC】基于LWIP模板的udp通信与测试（二）：PL与PS基于BRAM的UDP通信
文章目录 前言 一.PL端准备 二.PS端程序 1.BD文件和模块连接 2.PS端的程序: 三.测试与总结 前言 承接上一篇文章 一.PL端准备 这部分主要是加入BRAM来向PS端传输数据,主要是需要 ...
最新文章
- 挑战8门UDACITY课程学习方法总结
- Android 2D游戏引擎AndEngine配置环境
- cocos2d-x初探学习笔记（1）--HelloWorld
- android adb wifi
- 过年回家，走之前留一个用GDI+实现的略缩图控件
- 过山车99java游戏_过山车乐园游戏下载
- scala =＞用法总结
- 对接金蝶云星空审批流
- 计算机成绩统计优秀率,高校学生考试成绩的数据分析模式与可视化研究
- ebay注册流程_2018eBay注册开店流程？
- 云服务器BCC实例重装系统的操作步骤
- K-means(K均值）
- 来了！阿狸16周年生日限定藏品将发布，百“狸”挑一选中你
- 计算机思维与应用论文,计算机思维论文参考文献 计算机思维核心期刊参考文献哪里找...
- 比较实用的免费图标字库（转）
- php更换鼠标指针详细,鼠标指针替换教程（修正版 ）
- linux 中重启 关机命令,Linux关机命令和重启命令说明
- 怎么设置win7连接无线网络连接电脑连接服务器,无线网络设置,教您怎么设置无线网络连接...
- virtualenv虚拟环境的运用
- PHP做期货,单靠技术分析做期货，可行？