=============================================================================

+++ MOG - Picture Gallery (v1.5) +++

By Moghunter

https://atelierrgss.wordpress.com/

=============================================================================

O plugin adiciona uma cena de galeria de imagens.

一个关于图片收集的插件

=============================================================================

As imagens devem ser gravadas na pasta

img/picturegallery/

图片放置文件夹

Serão necessários ter as imagens.

Pic_Thumb.png

Pic_Info.png

图片命名方式

=============================================================================

Para chamar o cena use o comando abaixo através do Plugin Command.

Por padrão a cena da Galeria pode ser acessada pelo Menu principal.

picture_gallery

插件指令

=============================================================================

Para ativar ou desativar as imagens use o comando abaixo através do

plugin command

enable_picture : ID

disable_picture : ID

emmm,获得或移除图片

转载于:https://www.cnblogs.com/empist/p/9365790.html

Rpgmakermv(33) Mog_PictureGallery相关推荐

  1. 结构化综合布线系统中的干线子系统是指(33)。【答案】D

    结构化综合布线系统中的干线子系统是指(33). (33)A.管理楼层内各种设备的子系统 B.连接各个建筑物的子系统 C.工作区信息插座之间的线缆子系统 D.实现楼层设备间连接的子系统 [答案]D [解 ...

  2. 深度学习(33)随机梯度下降十一: TensorBoard可视化

    深度学习(33)随机梯度下降十一: TensorBoard可视化 Step1. run listener Step2. build summary Step3.1 fed scalar(监听标量) S ...

  3. Git笔记(33) Rerere

    Git笔记(33) Rerere 1. 重用记录的解决方案 2. 干净的合并和变基 3. 举例 1. 重用记录的解决方案 git rerere 功能是一个隐藏的功能 正如它的名字"重用记录的 ...

  4. (33)FPGA分频设计-偶数分频(第7天)

    (33)FPGA分频设计-偶数分频(第7天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)FPGA分频设计-偶数分频(第7天) 5)技术交流 6)参考资料 2 ...

  5. (33)System Verilog模块与包定义同名类冲突

    (33)System Verilog模块与包定义同名类冲突 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog模块与包定义同名类冲突 5) ...

  6. (33)VHDL实现异步复位D触发器

    (33)VHDL实现异步复位D触发器 1.1 目录 1)目录 2)FPGA简介 3)VHDL简介 4)VHDL实现异步复位D触发器 5)结语 1.2 FPGA简介 FPGA(Field Program ...

  7. (33)FPGA原语设计(BUFGCE)

    (33)FPGA原语设计(BUFGCE) 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)FPGA原语设计(BUFGCE) 5)结语 1.2 FPGA简介 FPGA(Fi ...

  8. (33)Verilog HDL缩减运算

    (33)Verilog HDL缩减运算 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)Verilog HDL缩减运算 5)结语 1.2 FPGA简介 FPGA(Fiel ...

  9. (33)System Verilog类1调用类2示例

    (33)System Verilog类1调用类2示例 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog类1调用类2示例 5)结语 1.2 ...

最新文章

  1. tcpdump抓包对性能的影响
  2. java string转bytebuf,如何将Java字符串转换为字节[]?
  3. socket编程的三种通信模型,BIO,NIO,AIO
  4. html %3c 不给转义,八个无法利用XSS漏洞的场景
  5. 9个前端动画库让你的交互更加性感
  6. 数据科学家 数据工程师_数据科学家应该对数据进行版本控制的4个理由
  7. JQuery Tips
  8. 程序员一定要提升技术之外的能力
  9. python持久化数据_Python数据持久化-mysql篇
  10. 【Linux】Linux Systemd 启动守护进程
  11. 视觉SLAM算法框架解析(1) PTAM
  12. 网络集成方案_用户需要的综合性解决方案:网络安全架构集成的价值凸显
  13. 智慧型数据中心露峥嵘
  14. 【学习笔记:计算几何基础3】 Convex Hull
  15. 2021年12月13日|14日|15日|16日|17日
  16. 微信云托管常见问题FAQ(一)
  17. android 6g 有必要吗,Android手机: 6G和8G运行内存之间有多大差异?网民: 做这些事有区别...
  18. Mn0.15V2O5·nH2O锌离子电池正极材料的储锌性能/Co@CNTs催化改性MgH2|碳纳米管原位负载Co纳米颗粒(Co@CNTs)催化剂
  19. 单表无条件和有条件查询的SQL语句
  20. 监视Oracle ASM磁盘组上的空间使用情况(空闲和已用)

热门文章

  1. 有效性指标——传输速率和频带利用率
  2. 【密码学基础】07 分组加密工作模式
  3. python 通达信选股_大智慧公式转python,使用python在通达信里面选股
  4. 通过R语言实现平稳时间序列的建模--基础(ARMA模型)
  5. 二进制、八进制、十进制、十六进制的前缀和后缀
  6. AES加密解密算法设计(C++)
  7. 三星 盖世3 刷CM10.2 请插入sim卡
  8. 软件版本号规则和命名规则
  9. 深入理解PID的微分、积分电路
  10. python数据库管理实例_Python之路【第八篇】:堡垒机实例以及数据库操作