ECL、LVDS和CML电平

芯片间互连通常有三种接口：PECL（Positive Emitter-Coupled Logic）、LVDS（Low-Voltage Differential Signals）、CML（Current Mode Logic）。

各接口电平规范

ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用
130欧上拉，同时用82欧下拉；交流匹配时用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)

1.1. PECL接口输出结构
PECL 电路的输出结构如图所示，包含一个差分对和一对射随器。输出射随器工作在正电源范围内，其电流始终存在，这样有利于提高开关速度。标准的输出负载是接50Ω至VCC-2V的电平上，如图中所示，在这种负载条件下，OUT+与OUT-的静态电平典型值为VCC-1.3V，OUT+与OUT-输出电流为14mA。PECL 结构的输出阻抗很低，典型值为4~ 5 Ω，这表明它有很强的驱动能力，但当负载与PECL 的输出端之间有一段传输线时，低的阻抗造成的失配将导致信号时域波形的振铃现象。

PECL输出结构

1.2. PECL接口输入结构

PECL 输入结构如图2所示，它是一个具有高输入阻抗的差分对。该差分对共模输入电压需偏置到VCC-1.3V，这样允许的输入信号电平动态最大。MAXIM 公司的PECL 接口有两种形式的输入结构，一种是在芯片上已加有偏置电路，如MAX3867、MAX3675，另一种则需要外加直流偏置。

PECL输入电路结构

2.1. CML接口输出结构
CML 接口的输出电路形式是一个差分对，该差分对的集电极电阻为50Ω，如图中所示，输出信号的高低电平切换是靠共发射极差分对的开关控制的，差分对的发射极到地的恒流源典型值为16mA，假定CML 输出负载为一50Ω上拉电阻，则单端CML 输出信号的摆幅为Vcc~Vcc-0.4V。在这种情况下，差分输出信号摆幅为800mV，共模电压为Vcc-0.2V。若CML输出采用交流耦合至50Ω负载，这时的直流阻抗有集电极电阻决定，为50Ω，CML 输出共模
电压变为Vcc-0.4V，差分信号摆幅仍为800mV。在交流和直流耦合情况下输出波形见图。

CML 输出结构

CML在不同负载时的输出波形

2.2. CML接口输入结构
CML 输入结构有几个重要特点，这也使它在高速数据传输中成为常用的方式，如图5所示，MAXIM 公司的CML 输入阻抗为50Ω，容易使用。输入晶体管作为射随器，后面驱动一差分放大器。

CML输入电路结构

3.1. LVDS接口输出结构
MAXIM 公司LVDS 输出结构在低功耗和速度方面做了优化，电路如图6所示。电路差分输出阻抗为100Ω。

LVDS输出结构

3.2. LVDS接口输入结构
LVDS 输入结构如图所示，输入差分阻抗为100Ω，为适应共模电压宽范围内的变化，输入级还包括一个自动电平调整电路，该电路将共模电压调整为一固定值，该电路后面是一个SCHMITT触发器。SCHMITT 触发器为防止不稳定，设计有一定的回滞特性，SCHIMTT 后级是差分放大器。

LVDS输入结构

4.1. CML到CML的连接
CML 到CML 之间连接分两种情况，当收发两端的器件使用相同的电源时，CML 到CML 可以采用直流耦合方式，这时不需加任何器件；当收发两端器件采用不同电源时，一般要考虑交流耦合，如图中所示，注意这时选用的耦合电容要足够大，以避免在较长连0 或连1 情况出现时，接收端差分电压变小。

CML到CML之间的连接

4.2. PECL到PECL的连接

4.2.1. 直流耦合情况

等效电路形式

该等效电路应满足如下方程：

在3.3V 供电时，电阻按5%的精度选取，R1 为130Ω，R2 为82Ω。而在5V 供电时，R1为82Ω，R2 为130Ω。下图给出了这两种供电情况时的详细电路。

PECL电路间直流耦合

4.2.2. 交流耦合情况
PECL 在交流耦合输出到50Ω的终端负载时，要考虑PECL 的输出端加一直流偏置电阻，如图所示。

PECL电路间交流耦合

PECL 的输出共模电压需固定在Vcc-1.3V，在选择直流偏置电阻时仅需该电阻能够提供14mA 到地的通路，这样R1=（Vcc-1.3V）/14mA。在3.3V 供电时，R1=142Ω，5V 供电时，R1=270Ω。然而这种方式给出的交流负载阻抗低于50Ω，在实际应用中，3.3V 供电时，R1 可以从142Ω到200Ω之间选取，5V 供电时，R1 可以从270Ω到350Ω之间选取，原则是让输出波形达到最佳。

PECL 交流耦合另外有两种改进结构，一种是在信号通路上串接一个电阻，从而可以增大交流负载阻抗使之接近50Ω；另一种方式是在直流偏置通道上串接电感，以减少该偏置通道影响交流阻抗。
上图中R1和R2 的选择应考虑如下几点：（1）PECL 输入直流偏压应固定在Vcc-1.3V；（2）输入阻抗应等于传输线阻抗；（3）低功耗；（4）外围器件少。最常用的就是图11 中的两种。在上图（a）中，R1 和R2 的选择应满足下面方程组：

求解得到：

R2 = 82 Ω and R3 = 130 Ω +3.3 V供电时

R2 = 68 Ω and R3 = 180 Ω +5 V供电时

图（a）有一个缺点就是它的功耗较大，当对功耗有要求时，可以采用图（b）所示的结构，在这种情况下，R2 和R3 需满足如下方程组：

R2 和R3 通常选：

R2 = 2.7 KΩ and R3 = 4.3 KΩ +3.3 V供电时
R2 = 2.7 KΩ and R3 = 7.8 KΩ +5 V供电时

4.3. LVDS到LVDS的连接
因为LVDS 的输入与输出都是内匹配的，所以LVDS 间的连接可以如图中那样直接连接。

LVDS间连接

ECL、LVDS和CML电平相关推荐

逻辑电平--差分信号(PECL、LVDS、CML)电平匹配
硬件设计:逻辑电平--差分信号(PECL.LVDS.CML)电平匹配参考资料:逻辑电平设计规范 PECL电平匹配设计指南 CML信号与LVPECL信号的连接硬件设计:逻辑电平--CML 硬件设计: ...
常用电平LVTTL、LVCMOS、LVDS、CML的标准和区别
电路设计中,经常遇到各种不相同的逻辑电平.常见的逻辑电平如下: TTL.CMOS.LVTTL.LVCMOS.ECL.PECL.LVPECL.RS232.RS485等,还有一些速度比较高的 LVDS.G ...
逻辑电平（TTL/CMOS/LVDS/LVPECL/CML）
低速逻辑电平 TTL/CMOS/LVTTL/LVCMOS逻辑电平介绍传统单板设计中,TTL和CMOS逻辑电平被广泛应用,是数字电路设计中最常见的两种逻辑电平,LVTTL和LVCMOS是它们的低电平版 ...
以太网口差分电平_浅谈LVDS、CML、LVPECL三种差分逻辑电平之间的互连
本篇主要介绍LVDS.CML.LVPECL三种最常用的差分逻辑电平之间的互连.由于篇幅比较长,分为两部分:第一部分是同种逻辑电平之间的互连,第二部分是不同种逻辑电平之间的互连. 下面详细介绍第一部分: ...
LVDS、CML、LVPECL不同逻辑电平之间的互连（二）
本文转载来自:LVDS.CML.LVPECL不同逻辑电平之间的互连(二),转载仅作学习记录,请支持原作. 目录 1.LVPECL的互连 1.1.LVPECL到CML的连接 1.1.1.直流匹配 1.1 ...
高速串行总线设计基础（八）揭秘SERDES高速面纱之CML电平标准与预加重技术
文章目录前言物理信号预加重差分传输线参考资料前言对于数字工程师来说,我们可能关注的仅仅是本文中的差分信号电平标准以及预加重技术,CML电平标准是Transceiver技术的首选,在Xil ...
以太网口差分电平_高速串行总线设计基础（八）揭秘SERDES高速面纱之CML电平标准与预加重技术...
前言物理信号预加重差分传输线参考资料前言对于数字工程师来说,我们可能关注的仅仅是本文中的差分信号电平标准以及预加重技术,CML电平标准是Transceiver技术的首选,在Xilinx的G ...
xilinx管脚差分端接_高速串行总线设计基础（八）揭秘SERDES高速面纱之CML电平标准与预加重技术...
前言物理信号预加重差分传输线参考资料前言对于数字工程师来说,我们可能关注的仅仅是本文中的差分信号电平标准以及预加重技术,CML电平标准是Transceiver技术的首选,在Xilinx的G ...
SiT9102：1-220MHz任意频率差分晶振，LVPECL/LVDS/HSCL/CML
1.SiT9102简介 SiT9102差分晶振是1-220MHz之间任意频点,抖动<1ps,输出支持LVDS/LVPECL/CML/HCSL的高性能差分振荡器,频率稳定度高达±10ppm.SiT ...

ECL、LVDS和CML电平

ECL、LVDS和CML电平相关推荐

最新文章

热门文章