RISC-V的ARTY工程实现

1.在Ubuntu下安装Vivado 2017.2
2.从 github下克隆e200_opensource-master
3.从digilent下载arty-a7-35的board file并放到\Xilinx\Vivado\2017.2\data\boards\board_files目录下
4.切换目录并运行

cd /home/zkf/e200_opensource-master/fpga
make install CORE=e203

5.将\e200_opensource-master\fpga\artydevkit\script中的board.tcl打开，将part_board做如下更改：

set part_board {digilentinc.com:arty-a7-35:part0:1.0}

6.实现工程并生成bit文件

make bit

7.等待综合实现，最终生成的bit文件在e200_opensource-master\fpga\artydevkit\obj目录下

RISC-V的ARTY工程实现相关推荐

RISC V (RV32+RV64) 架构整体介绍
文章目录 riscv 市场芯片介绍软件介绍开发板介绍 PC介绍 riscv 架构编程模型(指令集/寄存器/ABI/SBI) 运行状态指令集寄存器 riscv32和riscv64两者的区别 ...
计组学习笔记2（RISC v版）
指令集解释 (规定:R[r]表示通用寄存器r的内容,M[addr]表示存储单元addr的内容,SEXT[imm]表示对imm进行符号扩展,ZEXT[imm]表示对imm进行零扩展) 整数运算类 -U型 ...
安装Ubuntu RISC V toolchain失败（网速、git配置原因）
git获取大容量工程出错:RPC failed: curl GnuTLS recv error : Decryption has failed. error: RPC failed; curl 56 ...
学水利的想转行计算机,为什么说千万别学水利水电工程？附水利八大院排名2020年（最新）...
选择科目测一测我能上哪些大学选择科目领取你的专属报告 > 选择省份关闭请选择科目确定 v> 水利水电工程一直是国家建设中离不开的一个环节,该专业在父母眼中是也很有前途的专业,但 ...
xilinx Vivado的使用详细介绍（2）：创建工程、添加文件、综合、实现、管脚约束、产生比特流文件、烧写程序、硬件验证
xilinx Vivado的使用详细介绍(2):创建工程.添加文件.综合.实现.管脚约束.产生比特流文件.烧写程序.硬件验证 Author:zhangxianhe 新建工程打开Vivado软件,直接 ...
基于 RT-Thread的全向赛车算法开发
学校:山东大学队伍名称: TSH 参赛队员:芦子晟.曹晓东.刘家宝带队教师:陈桂友.吴皓 #mermaid-svg-pRxf6GoJMQZfNccu .label{font-family:'tre ...
Jim Keller：在指令集上辩论是一件悲哀的事情
在半导体设计领域, Jim Keller的名字如雷贯耳,不仅仅是因为他参与或领导的大型成功项目的数量,而且这些项目都为各自的公司创造了数十亿美元的收入.他的职业生涯横跨 DEC.AMD.SiByte. ...
RISC-V为中国MCU企业打开一个新窗口！
随着物联网时代的真正到来,加之在2018年复杂的国际环境下,国产MCU迎来了最好的发展机遇,在这样的大形势下,国产MCU制定怎样的发展策略才能把握住这次机遇,加速自身发展,在众多竞争对手中脱颖而出? ...

RISC-V的ARTY工程实现

RISC-V的ARTY工程实现相关推荐

最新文章

热门文章