Allegro PCB设计中Etch层走线阻焊开窗的一种方法

很多时候我们需要把一些走线不进行覆盖绿油处理，即阻焊开窗，通常是用于加大电流和散热能力功能。

在新版本的Allegro中如果采用COPY或者Z-COPY命令的话，走线CLINE只能在ETCH层中进行复制或者切换，无法复制到非ETCH层中，而阻焊开窗的核心操作其实需要在阻焊层SOLDE_MASK进行走线处理，也就是说把ETCH层的走线复制到阻焊层，

简单的线条可以直接在阻焊层划线即可，对于复杂的走线或者图形或者需要精确定位的走线，就需要采用复制的方式。目前有几种方式可以处理：

1.SKILL方式：懂得SKILL的同学可以通过编写SKILL脚本实现，这个起点较高，不易操作。

2. SUB-DRAWING 方式：或者老版本的Allegro可以采用sub drawing的导出导入的方式，即先把需要复制的图形以subdrawing的方式导出，通过修改导出的clp文件中class和subclass的方式切换到阻焊层，然后在导入到PCB中，但是新版本的Allegro中，对于一些复杂的图形，采用的是SKILL方式，直接替换class的方法就不适用了

_clp_lay_drw = axlDesignType(nil)
_clp_sym = nil
_clp_pbuf  = nil
_clpFormid = nil
(when (equal axlDesignType(nil) "LAYOUT") _clpFormid = _clpMSOpenAssign())
_clp_cinfo = make_clp_coord_info()
_clp_cinfo->f_rotation = 0.0
_clp_cinfo->l_origin = '(0.0 0.0)
_clp_text_orient = make_axlTextOrientation()
_clp_pin_text = make_axlPinText()
_clp_cinfo->t_from_units = "millimeters"
_clp_cinfo->t_to_units = car(axlDBGetDesignUnits())
_clp_cinfo->preserve_shape_net = t
_clp_cinfo->preserve_via_net = t
_clp_cinfo->snapToObject = nil
_clp_cinfo->createNCLayers = t
_clp_group_info = make_clp_group_info()
_clp_cinfo->group_info = _clp_group_info
_clp_accuracy =4
_clpCheckAccuracy(_clp_accuracy _clp_cinfo->t_from_units     _clp_cinfo->t_to_units)

3. 本文提出的方式是和方式2类似，但是导出文件格式不是sub-drawing，而是导出为IPF格式，IPF格式为整个电路板导出方式，我们这里做个取巧处理即把电路板的其他部分都删除掉，只保留需要复制的图形部分然后再导出为.plt格式文件，然后在原PCB中导入IPF格式的文件即可，导入的时候就可以选择放置的Class和Subclass了,如下图：

这种方法虽然复杂了点，但是对于不熟悉SKILL的同学还是很好的一种实现方式。

4. 还有一种更加简单的方式可以实现，比以上三种方式都更加的快捷高效，联系博主告诉你，^_^

Allegro PCB设计中Etch层走线阻焊开窗的一种方法相关推荐

Altium Designer入门学习笔记4：PCB设计中各层的含义
Altium Designer入门学习笔记4:PCB设计中各层的含义阻焊层:solder mask,是指板子上要上绿油的部分:因为它是负片输出,所以实际上有solder mask的部分实际效果并不上 ...
PCB Layout 中的直角走线、差分走线和蛇形线--夜猫PCB
中国电子工程师专业导航网站 www.dianzi168.net 布线(Layout)是PCB设计工程师最基本的工作技能之一.走线的好坏将直接影响到整个系统的性能,大多数高速的设计理论也要最终经过 La ...
Cadence allegro PCB 设计中，出零件位置图时，如何将丝印自动放在器件中心
第一:打cadence allegro软件时,要选如图的选项,一定要选alegro productivity toolbox 第二: allegro pcb设计 manufacture >La ...
PCB设计中焊盘的种类，你都见过几种？
关注.星标公众号,直达精彩内容在PCB设计中,焊盘是一个非常重要的概念,PCB工程师对它一定不陌生.不过,虽然熟悉,很多工程师对焊盘的知识却是一知半解. 今天,电路菌带大家来了解下焊盘的种类,以及在 ...
fpga如何约束走线_FPGA时序约束的几种方法
对自己的设计的实现方式越了解,对自己的设计的时序要求越了解,对目标器件的资源分布和结构越了解,对EDA工具执行约束的效果越了解,那么对设计的时序约束目标就会越清晰,相应地,设计的时序收敛过程就会更可控 ...
PCB设计中容易忽视的小细节一分钟帮你总结
PCB设计是一份严谨.仔细的工作.在PCB设计过程中有非常多的小细节,一些个小细节如果是没有注意好的话,极大可能会影响整个PCB的性能,乃至决定整个产品的成败. PCB布局规范细节 1.在开关电源高压 ...
电磁兼容工程（Electromagnetic compatibility engineering Herry Ott ）读书笔记-- 章16 PCB设计和叠层结构
1, 继续对Henry W Ott 写的<电磁兼容工程>这本书进行读书笔记记录. 强烈推荐英文原版,原版可能更容易读懂. 2,本博客是这本书的读书笔记,它不是对书的直接翻译,主要记录阅读这 ...
技术分享：与阻焊开窗等大的“D”字型异型焊盘PCB电测工艺研究
具有小型化,高品质,高能量储存和低电阻之特性的径向型电感.电容.电阻等PCB表面贴装元件在现代通讯.高端光电.智能设备领域的应用越来越广泛.此类元件的PCB焊盘与阻焊开窗设计尺寸基本等大(如图1中绿色 ...
Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置
一个学习信号完整性仿真的layout工程师我们在进行layout设计时,进行会遇到差分信号的layout,像USB和HDMI等,是需要控制阻抗的,那么我们在走线的时候,也需要从电器规则和物理规则上设 ...

Allegro PCB设计中Etch层走线阻焊开窗的一种方法

Allegro PCB设计中Etch层走线阻焊开窗的一种方法相关推荐

最新文章

热门文章