HLS—AXI4-Lite Interface

2024-05-12 23:19:03

HLS综合后的端口分为两种类型：

1.Block Level
2.Port Level
Port level是需要重点关注的，又可以细分为4种类型：
A. AXI4-Interface：支持Stream，Lite，Full共3中类型
B. NO I/O协议：无端口协议
C. Wire Handshakes：握手协议
D. Memory Interface：内存访问型的端口协议

AXI4-Lite Interface的作用（很容易通过软件API控制硬件）：

1.将多个端口组合到同一个AXI4-Lite接口中
2.输出用于在处理器上运行的C驱动程序文件

example

Vivado HLS将端口b实现为ap_vld接口，并将端口b分组到AXI4-Lite接口中。因此，AXI4-Lite接口包含一个用于端口b数据的寄存器、一个用于确认端口b已被读取的输出寄存器和一个用于端口b输入有效信号的寄存器
由于分组到axis - lite接口中的变量是函数参数，它们本身在C代码中不能被赋值，因此axis - lite接口中的任何寄存器都不能被赋值。

ap_done:函数完成所有操作
ap_ready:函数可以接收新的数据

C Driver Files

其中的“example”应该替换为top-level function名字
xexample.h中定义了两个结构体:
•XExample_Config:用来保存IP实例的配置信息(每个achaxi4 - lite从接口的基地地址)。
•XExample:用于保存IP实例指针。大多数api将这个实例指针作为第一个参数。
标准API实现在filesxexample.c、xexample_sinit.c、xexample_linux.c中提供，并提供函数来执行以下操作。
•初始化设备
•控制设备并查询其状态
•读/写寄存器
•设置、监控和控制中断
表10列出了C驱动文件中提供的每个API函数(UG902,Chapter 1,P104)

Controlling Hardware

硬件头文件xexample_hw .h(在本例中)提供了分组到AXI4-Lite从接口的端口的内存映射位置的完整列表。

HLS—AXI4-Lite Interface相关推荐

HLS Pargmas(2) interface
Defining Interfaces 接口综合在Vitis的HLS设计中,顶层函数的参数被合成为接口和端口,这些接口和端口将多个信号分组,以定义HLS设计和外部组件之间的通信协议.Vitis HL ...
ZYNQ-AXI总线简介
学习内容关于AXI总线协议的一些简单知识,通过阅读Xilinx的使用指导手册(UG1037),结合正点原子的ZYNQ视频进行梳理总结. AXI AXI(Advanced eXtensible Int ...
赛灵思的block memory generator用户手册pg058翻译和学习（AXI4 Interface Block Memory Generator Feature Summary）
(1) 读赛灵思IP手册,block memory generator Product Guide,即内存memory系列(如RAM ROM等)的手册.本期介绍AXI4 Interface Block ...
AXI4协议学习：架构、信号定义、工作时序和握手机制
目录 1 AXI是什么? 2 AXI怎么工作? 3 AXI协议 3.1 架构 3.1.1 通道定义 3.1.2 接口与互连(interconnect) 3.1.3 Register slices 3. ...
HLS pragma
文章目录 Vivado HLS Pragmas by Type 1. Kernel Optimization 1.1 pragma HLS allocation 1.2 pragma HLS cloc ...
HLS第三十四课（UG871，HLS IP接入SOC系统）
能够和其他模块通过AXIS互联的接口, 需要使用接口约束,axis. 能够和DMA通过AXI4互联的接口, 需要使用接口约束,m_axi. 能够接入SOC系统的, 需要使用接口约束,s_axilite ...
【正点原子FPGA连载】第三十章双目OV5640摄像头LCD显示实验摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南
1)实验平台:正点原子MPSoC开发板 2)平台购买地址:https://detail.tmall.com/item.htm?id=692450874670 3)全套实验源码+手册+视频下载地址: h ...
PL读写DDR3 实现PS和PL间的数据交互代码分析
本文是PL读写DDR3 实现PS和PL间的数据交互的继续,深入分析其代码. 首先分析基本要求,或者需求分析,然后读写流程描述,实测采集的读写过程的波形图,最后分段代码分析,这个代码是上文中利用viv ...
AXI接口的MIG测试【MIZ7035学习】
1.前言刚买了米联客的MIZ7035开发板,这几天休假也不出去,就在家拿回来测一些东西. 主要目的是学习: PL端的DDR3接口 GTX用作PCIE接口 SFP接口 HDMI接口 SD卡和eMMC ...
Xilinx MIPI CSI-2 Receiver Subsystem IP详解
目录 1.MIPI CSI-2 Receiver Subsystem IP架构 2.MIPI CSI-2 Receiver 核心详细信息 2.1 MIPI D-PHY 2.2 MIPI CSI-2 R ...

最新文章

热门文章