数字逻辑：常用MSI组合逻辑器件
MSI：medium-scale integration
目录：
加法器
半加器：不考虑前面前一位是否有进位
全加器
全加器实现四位二进制加法
超前进位加法器（4位超前进位加法器74LS283）
超前进位加法器实现四位数乘法
数值比较器
一位数值比较器
多位数值比较器（74LS85）
多位数值比较器扩展
二进制译码器
双2-4线二进制译码器（74LS139）
3-8线译码器
使能端的作用
二-十进制译码器
数字显示译码器（七段数码显示译码器74LS48）
编码器
基本模型
优先编码器74LS47
8-3线优先编码器74LS148
扩展16-4线优先编码器
地址选择器
前面涉及
双四多选一多路选择器74LS153
八选一多路选择器74LS151
扩展为十六选一多路选择器
利用多路选择器实现组合逻辑函数
双四选一多路选择器实现多输出
多路分配器
数据分配器
多通道数据分时传送
MSI数字集成电路芯片特点
加法器
半加器：不考虑前面前一位是否有进位
输入：
输出：
本位和：
，模拟加法
本位仅为
，同为1即进位
全加器
输入：
输出：
本位和：
，模拟加法
本位进位：
，三个输入有任意两个为1即进位
全加器实现四位二进制加法
超前进位加法器（4位超前进位加法器74LS283）
原理：
，输入一个1且进位为1的情况+ 输入为两个1的情况，可以往下推，最终化为AB、C的逻辑表达式
输入：
、
输出：
、
超前进位加法器实现四位数乘法
设计电路：
设计乘法电路的例题
电路实现：
数值比较器
一位数值比较器
输入：
输出：
多位数值比较器（74LS85）
输入：8个数，3个级联输入（低位的比较结果）
输出：先前四个比较结果，前四个相等看级联输入
多位数值比较器扩展
串联扩展方式：
并联扩展方式（16位二进制比较）：
原理：我们比较每个四位数，小于等于对方的四位用0总结，大于对方的四位用1总结，这样一来，这两个十六位数就可以被总结成两个的四位二进制数。我们就可以根据谁的总结比较大，输出我们的判断结果。
二进制译码器
被称为最小项发生器
双2-4线二进制译码器（74LS139）
输入：
（使能端，0时电路运行，1 时电路输出全为1，连在4个三输入与非门Y上，相当于开关机键）
输出：
低电平有效：工作时，只有一个端口为 0（高电平有效就是只有一个端口为 1 了）
3-8线译码器
输入：使能端
（1,0,0 时输出 1， 为工作状态) 输入二进制
输出：
~
，四输入与非门，低电平有效
使能端的作用
- 避免输入变化不同步而在输出端产生瞬时脉冲
- 逻辑功能扩展（下讲）
1、用3-8线译码器构成4-16译码器
2、用3-8线译码器实现全减器
3、用3-8线译码器实现8路分配器
二-十进制译码器
数字显示译码器（七段数码显示译码器74LS48）
编码器
基本模型
输入：
（低电平有效，没输入时这些全部为 1 ，若要输入
，则让它的值变为低电平）
输出：
( 数值为 1 表示有输入，数值为0表示没输入 )
编码形式：不是普通的二进制形式
缺点：当有多个输入时会混乱
优先编码器74LS47
输入：
输出：
，取反后输出
8-3线优先编码器74LS148
输入：8个 + 使能端（低电平有效）
输出：3个（低电平有效）+ 2个状态输出
扩展16-4线优先编码器
原理：真不会
使能端：高 8 位输入0让使能端有效芯片正常工作，
的值是由高 8 位输入决定的，0无输入，1有输入；把
输出：
: 高8位有输入时这个输出需要为 1 。
由输入状态决定，0表示芯片工作且有输入，
把
: 不懂，我觉得应该用或门
地址选择器
前面涉及
3-8线译码器可将其中一个使能端
（原变量
输入低电平有效）改成
，变成地址分配器
双四多选一多路选择器74LS153
八选一多路选择器74LS151
扩展为十六选一多路选择器
老师的课件：
利用多路选择器实现组合逻辑函数
1、三输入：3-8线
2、四输入：2-4线
双四选一多路选择器实现多输出
多路分配器
前面有涉及
数据分配器
多通道数据分时传送
MSI数字集成电路芯片特点
- 通用性。一个功能部件，通过适当的外部连线可以实现多种逻辑功能。
- 扩展性。若干个功能部件通过适当连接，可以扩展成位数更多的复杂部件。
- 兼容性。便于不同品种及功能的电路混合使用。
- 体积小、功耗低、可靠性高。
图片来源：厦门大学计算机科学与技术系 程明
本笔记仅供个人学习与他人参考使用
数字逻辑：常用MSI组合逻辑器件相关推荐
- 数字逻辑 Chapter 8——可编程逻辑器件
8.1 PLD 8.1.1 PLD基本结构 PLD阵列由一个与阵列和一个或阵列构成,与阵列输出为输入的与-或函数,每个与门的输出产生某些输入变量的与项作为或阵列的输入.每个或门的输出端产生输入变量的与 ...
- 双 JK 触发器 74LS112 逻辑功能。真值表_数字电路学习笔记（七）：经典组合逻辑器件（上）...
一.集成电路 在引入"集成电路"后,电路设计实现了从原子到分子的质变.集成电路,最重要的当然是"集成"二字了--总体来说,我们希望设计出的集成电路具有: 可复用 ...
- 常用的数字逻辑电路符号
文章目录 1 常用的数字逻辑电路符号 1.1 常用的数组逻辑电路符号 1 常用的数字逻辑电路符号 1.1 常用的数组逻辑电路符号 参考资料: 手把手教你学51单片机:C语言版
- 数字vlsi芯片设计_【数字逻辑 | 数字逻辑导论】课程导论
整理自:丁磊.张海笑<数字逻辑与EDA设计>.南京理工大学<数字逻辑电路> 数字逻辑导论 一.数字技术的发展 布尔代数 乔治·布尔(George Boole,1815~1864 ...
- 【数字逻辑入门】计算机如何存储1位二进制数
0 前言 本文将会以R-S锁存器为例,引出锁存器的核心和本质,之后再带你构建更多类型的锁存器,你能够: 感受到由浅入深的学习方式 体会到掌握核心本质的快感 深刻理解核心套外壳的设计理念(产品迭代1.0 ...
- 01笔记 数字逻辑基础——逻辑代数基础——基于《数字逻辑基础》陈光梦（第三版）
一些概念 集成电路分类 ①模拟集成电路,处理连续信号 ②数字集成电路,处理离散信号 数字集成电路分类 逻辑集成电路 储存器 ASIC(Application Specific IC) 特点 信号表示形 ...
- 【数字逻辑与EDA技术】verilog HDL语法-期末考试重点总结
一.相关术语 BST(Boundary Scan Test)边界扫描测试 CAD(Computer Aided Design) 计算机辅助设计 CAE(Computer Aided Engineeri ...
- 数字集成电路设计（四、Verilog HDL数字逻辑设计方法）（一）
文章目录 1.Verilog语言的设计思想和可综合特性 2. 组合电路的设计 2.1 数字加法器 2.2 数据比较器 2.3 数据选择器 2.4 数字编码器 2.4.1 3位二进制8线-3线编码器 2 ...
- 《数字逻辑》复习笔记
第一章 数字逻辑概述 1. 原码 原码就是符号位加上真值的绝对值, 即用第一位表示符号, 其余位表示值. 比如如果是8位二进制: [+1]原 = 0000 0001 [-1]原 = 1000 0001 ...
最新文章
- git clone 加速小技巧
- iOS快速集成检查更新
- 相似度--欧氏距离（归一化）
- boost::function_types::is_function_pointer用法的测试程序
- LeetCode 779. 第K个语法符号（找规律）
- 浏览器下载文件时一共发送2次请求，如何把“下载次数”只记录为1次？
- 月份对比_行业洞察 | 10月份行业概览amp;头部广告主盘点
- C#创建无数据源水晶报表极简教程
- 解决webstorm out of memory内存不足问题
- html背景图片自适应屏幕
- 计算机越学越难不想学了,“我今年大一，学的专业是计算机，真的快崩溃了，什么都不懂”...
- stm32 c语言运行速度,stm32F7，cache，tcm及运行速度问题
- android手机两年变卡,安卓手机用一两年就卡是通病，知道这几招，还可以用很久...
- 天天向商为什么更名，更名为稿定设计之后有什么变化？
- 如果你画了一个圆被挤扁了
- 用C#调整Excel 的行高和列宽
- cf 、B. Fridge Lockers（思维 + 贪心）
- Unity实现简单太阳系
- Java可变类型与不可变类型
- IE6中float元素双倍margin问题
热门文章
- 解决 FFmpeg 执行报错：Too many packets buffered for output stream 0:1
- 飞桨分布式训练又推新品，4D混合并行可训千亿级AI模型
- 解决org.springframework.beans.factory.NoUniqueBeanDefinitionException: No qualifying bean of type 异常
- 关于SIP服务器opensips和Asterisk比较的好文章
- 《13+1体系-打造持续健康的组织》读书笔记
- 每日一题：字符串系列---判断一个字符串是否是对称字符串 * 例如“abc“不是对称字符串，“aba“、“abba“、“aaa“、“mnanm“是对称字符串
- Ego的JavaSE笔记
- 两相四线步进电机的驱动方法/驱动芯片用法
- mysql易百_MySQL Replace语句
- 转载: windows硬盘默认是NTFS文件格式