主存与CPU的连接 —— 连接原理和片选方式
一、连接原理
- 主存储器通过数据总线、地址总线和控制总线与CPU连接
- 数据总线的位数与工作频率的乘积正比于数据传输率
- 地址总线的位数决定了可寻址的最大内存空间
- 控制总线（读/写）指出总线周期的类型和本次输入/输出操作完成的时刻
- 合理选择存储芯片：通常选用ROM存放系统程序、标准子程序和各类常数、RAM则是为用户编程而设置的
- 地址线的连接：CPU的地址线数往往比存储芯片的地址线数多。
CPU地址线的低位和存储芯片的地址线相连，以选择芯片中某一单元（字选），这部分的译码是由芯片的片内逻辑完成的。
CPU地址线的高位则在扩充存储芯片时使用，用来选择存储芯片（片选），这部分译码由外接译码器逻辑完成 - 数据线的连接：CPU的数据线数与存储芯片的数据线数不一定相等，在相等时可直接相连；在不等时必须对存储芯片扩位，使其数据位数与CPU的数据线数相等
- 读/写命令线的连接：CPU读/写命令线一般可直接与存储芯片的读/写控制端相连，通常高电平为读，低电平为写
- 片选有效信号：片选有效信号与CPU的访存控制信号（MREQ）’（低电平有效）有关，因为只有当CPU要求访存时，才要求选中存储芯片。若CPU访问i/O，则（MREQ）’ 为高，表示不要求存储器工作。
二、片选方式
- 线选法：当某地址线信息为”0’时，就选中与之对应的存储芯片。A15A14A13=110A_{15}A_{14}A_{13}=110A15A14A13=110选中第一片，A15A14A13=101A_{15}A_{14}A_{13}=101A15A14A13=101选中第二片，A15A14A13=011A_{15}A_{14}A_{13}=011A15A14A13=011选中第三片
- 译码片选法：A15A14A13=000A_{15}A_{14}A_{13}=000A15A14A13=000选中第一片，A15A14A13=001A_{15}A_{14}A_{13}=001A15A14A13=001选中第二片，A15A14A13=010A_{15}A_{14}A_{13}=010A15A14A13=010选中第三片
主存与CPU的连接 —— 连接原理和片选方式相关推荐
- 计算机组成原理_主存与CPU的连接
计算机组成原理总目录 主存与CPU的连接 在主存储器里我们已知存储器的结构如下 而在介绍主存与CPU的连接时,我们将进一步简化结构图各个连线的名称表示 地址线:用A0.A1.A2-An表示(Addre ...
- 3-2存储系统-主存与CPU的连接外部存储器
文章目录 一.主存与CPU的连接 (一)连接原理 (二)主存容量的扩展 1.位扩展法 2.字扩展法 3.字位同时扩展法 (三)存储芯片的地址分配和片选 1.线选法 2.译码片选法 二.外部存储器 (一 ...
- 3 计算机组成原理第三章 存储系统 主存简单模型及寻址 半导体寄存器 存储器分类 主存与CPU连接 双口RAM和多模块寄存器
文章目录 1 主存简单模型及寻址的概念 1.1 主存储器 1.1.1 存储器芯片的基本结构 1.1.2 寻址 2 半导体存储器 2.1 半导体随机存取存储器 2.1.1 DRAM的刷新 2.1.2 S ...
- 深入解析：半连接与反连接的原理和等价改写方法
作者简介 刘志永 云和恩墨交付工程师,有5年的运营商及金融行业 DBA 运维工作经验,对故障处理.性能优化.迁移&升级有丰富的经验. 本文由恩墨大讲堂152期线上分享整理而成.课程回看可点击文 ...
- CPU与存储器连接习题
设CPU有16根地址线,8根数据线,并用MREQ作为访存控制信号(高电平读,低电平写)现有下列存储芯片: ROM (2KX8位,4KX8 位,8KX8位),RAM (1KX4位,4KX8位,8KX8位 ...
- 泥瓦匠进阶：连接池原理设计并不难
2019独角兽企业重金招聘Python工程师标准>>> 摘要: 原创出处 https://www.bysocket.com 「公众号:泥瓦匠BYSocket 」欢迎关注和转载,保留摘 ...
- 轮询，长连接，长轮询原理及实现方式，优缺点
轮询,长连接,长轮询原理及实现方式,优缺点 在前一篇文章中我们了解了webSocket,就很有必要了解一点web通信技术.常用的轮询,长连接原理及实现方法. 通常的web应用的交互过程是:客户端发送请 ...
- 面试之前，MySQL表连接必须过关！——表连接的原理
文章目录 一.表连接的简介 二.表连接的过程 三.内连接和外连接 1.内连接 2.外连接 四.表连接的原理 1.简单的嵌套循环连接(Simple Nested-Loop Join) 2.基于索引的嵌套 ...
- 实验6：CUP的控制模块实现CPU全部模块连接
1.CPU控制模块 cpu控制模块进行对保存CPU状态的控制寄存器进行管理,并且对流水线进行控制 cpu控制模块中设有设置和保存CPU状态的控制寄存器 主要处理流水线刷新延迟.程序中断等异常. 这一模 ...
最新文章
- Lesson 016 —— python 元组
- OpenCV图像处理使用笔记(五)——图像边界拓展
- 2021-04-09 linux的shell脚本简单教程
- feign rest_与Feign客户轻松进行REST通信
- Spring-第1天
- Linux串口终端驱动——S3C6410平台
- 客户端配置ARP绑定防止ARP网关欺骗
- Linux高级程序设计第三版电子版PDF
- 74LS138译码器实现举重裁判电路-QuartusII 软件仿真
- php解决时间超过2038年
- poj 2567 code thr tree
- 2022虎符线上团队赛 有关web的部分题解（持续更新）
- ios下overflow：scoll中卡顿问题
- 解决file.delete()无法删除部分文件的问题
- 做c4d计算机配置,震惊！现在玩转C4D的电脑配置只要4000多就可以了！
- 福禄克LinkIQ™智能链路通线缆网络测试仪功能介绍
- 服务器放m.2硬盘,手把手教你安装M.2固态硬盘，让旧电脑焕发新生
- 【翻车】磁盘碎片整理
- 干货丨什么是SOA架构？SOA架构有什么作用？
- 十七：CDH介绍及官网信息