VHDL数字秒表的设计

主要内容：
本课程设计是根据计算机时钟信号原理设计一个含有控制模块、计时模
块、显示模块三个模块的精确度达到10ns的数字秒表。

课程设计的目的
本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，对计算机系统中时钟控制系统进一步了解，掌握状态机工作原理，同时了解计算机时钟脉冲是怎么产生和工作的。在掌握所学的计算机组成与结构课程理论知识时。通过对数字秒表的设计，进行理论与实际的结合，提高与计算机有关设计能力，提高分析、解决计算机技术实际问题的能力。通过课程设计深入理解计算机结构与控制实现的技术，达到课程设计的目标。

本设计包括课设报告和代码
下面是截图：

模计数器代码：
该模块部分VHDL 源程序如下:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY count60 IS
PORT( en,Reset,clk: in STD_LOGIC;
qa: out STD_LOGIC_VECTOR(3 DOWNTO 0);
qb: out STD_LOGIC_VECTOR(3 DOWNTO 0);
rco: OUT STD_LOGIC);
END count60;

VHDL数字秒表的设计相关推荐

基于FPGA的数字秒表的设计
应用VHDL语言设计数字系统,很多设计工作可以在计算机上完成,从而缩短了系统的开发时间,提高了工作效率.本文介绍一种以FPGA为核心,以VHDL为开发工具的数字秒表,并给出源程序和仿真结果. 1 系统 ...
EDA实验二数字秒表的设计
一.实验目的 1．学习Quartus Ⅱ/ISE Design Suite软件的基本使用方法. 2．熟悉GW48系列或其他EDA实验开发系统的基本使用方法. 3．学习VHDL基本逻辑电路的综合设计应用 ...
VHDL数字钟的设计与制作
设计主要内容:本课程设计主要是利用硬件描述语言VHDL的设计思想,采用自顶向下的方法.划分模块来设计数字钟的几个模块.通过课程设计深入理解计算机的基本原理和方法,加深对计算机组成的理解. 摘要系统 ...
【Verilog闯关第2天】数字秒表的设计
一.设计要求 1.提供给计时器内部设定的时钟频率是12Hz,计时器最长时间为10min,为此需要提供一个三位显示器,显示的最长时间为9分59秒. 2.设有复位和起/停开关 (1)复位开关用于计数器清( ...
基于FPGA的数字秒表设计
VHDL实现数字秒表 1设计要求 (1) 能对0秒-59分59.99秒范围进行计时,显示最长时间是59分59秒: (2) 计时精度达到10ms: (3) 设计复位开关和启停开关,复位开关可以在任何情况 ...
计算机原理实验中断计数器加一,数字秒表系统的设计.doc
精品基于单片机的数字秒表系统设计 1.引言在科技高度发展的今天,集成电路和计算机应用得到了高速发展.尤其是计算机应用的发展,它在人们日常生活中已经崭露头角.大多数电子产品多是由计算机电路组成,如: ...
基于modelsim的十个Verilog入门试验程序（5）（数字秒表+自助售票机）—程序+测试代码+波形+结果分析
内容实验一:7人表决器的设计实验二:算数逻辑单元的设计实验三:JK触发器的设计实验四:环形计数器的设计实验五:顺序排列的设计实验六:二进制除法器的设计实验七:数字显示频率计的设计实验八 ...
基于单片机的数字秒表
设计简介: 本设计是基于单片机的数字秒表的设计,主要实现以下功能: 可实现LCD12864显示时间以及倒计时.顺计时等信息: 可实现通过按键调节调节时间的大小以及实现计时功能: 可实现通过通过语音播报 ...
基于VHDL语言的数字秒表实现
使用VHDL语言实现数字秒表设计一块数字秒表,能够精确反映计时时间,并完成复位.计时功能.秒表计时的最大范围为1小时,精度为0.01秒,并可显示计时时间的分.秒.0.1秒等度量. ( 1) 具有秒表 ...

VHDL数字秒表的设计

VHDL数字秒表的设计相关推荐

最新文章

热门文章