计算机组成原理 课程设计

报告书

课程设计课题表现报告成绩总成绩A( )B( )C( )

班 级： 114030701

组 员：

组 员：

指导教师： 刘小洋

设计时间： 2016.6

计算机科学与工程学院 计算机组成原理实验室

设计目的、

综合运用所学计算机组成原理知识，设计并实现较为完整的计算机。

设计一台带中断处理能力的模型机。该模型机具备有类X86的中断功能，当外部中断请求有效，CPU允许中断，且在一条指令执行完时，CPU将响应中断。该模型机的指令系统如下。

助记符号指令格式指令功能MOV RD,RS

ADD RD,RS

AND RD,RS

CLI

PUSH RS

POP RD

IRET0000 RS RD

0001 RS RD

0010 RS RD

0011 ****

0100 ****

0101 RS**

0110 **RD

0111 ****

RS → RD

RD + RS→ RD

RD ∧RS→ RD

CPU开中断

CPU关中断

RS->堆栈

堆栈->RD

中断返回

LAD M D,RD

STA M D,RS

JMP M D

BZC M D1100 M RD D

1101 M RD D

1110 M ** D

1111 M ** DE→RD

RD→E

E→PC

当FC或FZ=1时,

EPCIN RD,P

OUT P,RS1000 ** RD P

1001 RS ** P[P] → RD

RS →[P]其中，D 为，RS 为源寄存器，RD 为目的寄存器，并规定：

RS 或 RD选定的寄存器00

01

10

11R0

R1

R2

R3

寻址模式 M有效地址 E说 明00

01

10

11E=D

E =(D)

E =(RI)+ D

E =(PC)+ D直接寻址

间接寻址

RI 变址寻址

相对寻址

本模型机的数据通路框图如图 -2 所示。

图 -2 数据通路框图

和前面的实验相比，复杂模型机实验指令多，寻址方式多，只用一种测试已不能满足设计要求，为此指令译码电路需要重新设计。

如图 -3 所示在 IR 单元的 INS_DEC 中实现。

图 -3 指令译码原理图

本实验中要用到四个通用寄存器 R3…R0，而对寄存器的选择是通过指令的低四位，为此还得设计一个寄存器译码电路，在 IR 单元的 REG_DEC(GAL16V8)中实现，如图 -4 所示。

图 -4 寄存器译码原理图

根据机器指令系统要求，设计微程序流程图及确定微地址，如图 -5 所示。

按照系统建议的微指令格式，见表 -7，参照微指令流程图，将每条微指令代码化，译成二进制代码表，见表 -8，并将二进制代码表转换为联机操作时的十六进制格式文件。

232221201918-1514-1211-98-65-0M23CNWRRDIOMS3-S0A字段B字段C字段UA5-UA0

A字段B字段C字段

876选择000NOP001P<1>010P<2>011P<3>100P<4>101LDPC110STI111CLI

141312选择000NOP001LDA010LDB011LDRi100LDSP101LOAD110LDAR111LDIR

11109选择000NOP001ALU_B010RS_B011RD_B100RI_B101SP_B110PC_B111保留

地址十六进制表示高五位S3-S0A 字段B 字段C 字段UA5-UA00000 00 010000000000000000000000010100 6D 430000000001101101010000110310 70 700001000001110000011100001B 00261C1B 00261C00000100110000111001C 04B2011C 04B20100000100101100100000000131 00161A31 00161A0000000000010110000110103