FCLK、HCLK、PCLK

一，PLL
S3C2440 CPU主频可达400MHz，开发板上的外接晶振为12M，通过时钟控制逻辑的PLL（phase locked loop，锁相环电路）来倍频这个系统时钟。2440有两个PLL（phase locked loop）一个是MPLL，一个是UPLL。UPLL专用于USB设备，常用频率为48MHz和96MHz。MPLL用于CPU及其他外围器件，用于产生FCLK， HCLK， PCLK三种频率，上电时，PLL并没有被启动，FCLK=Fin=12MHz，若要提高系统时钟，需要软件来启动PLL，也就是通过配置相关寄存器来实现。

1，FCLK是CPU提供的时钟信号。

2，HCLK是为AHB总线提供的时钟信号， Advanced High-performance Bus，主要用于高速外设，比如内存控制器，中断控制器，LCD控制器， DMA 等。

3，PCLK是为APB总线提供的时钟信号，Advanced Peripherals Bus，主要用于低速外设，比如看门狗，UART控制器， IIS, I2C， SDI/MMC, GPIO，RTC and SPI等。

转载于:https://www.cnblogs.com/deng-tao/p/5436064.html

FCLK、HCLK、PCLK相关推荐

SysTick、SYSCLK、HCLK、HSI，HSE，LSE
时钟信号 1.HSI:高速内部时钟信号 stm32单片机内带的时钟 (8M频率) 精度较差 2.HSE:高速外部时钟信号精度高来源(1)HSE外部晶体/陶瓷谐振器(晶振) (2)HSE用户外部时钟 ...
TQQ2440第三节：串口 MICRO2440 Fclk：Hclk：Pclk学习
http://www.cnblogs.com/Dreamxi/archive/2010/12/12/1903804.html http://blog.chinaunix.net/space.php?u ...
U-Boot、Kernel、Rootfs概述
目录 1 U-Boot 1.1 Bootloader简介 1.1.1 Bootloader概念 1.1.2 Bootloader结构与启动过程 1.2 U-Boot分析与移植 1.2.1 U-Boot ...
PCIe传输速率、吞吐量、PCLK计算方式
1. PCIe传输速率 Width(带宽): 通常用x1.x2.x4.x8等表示,表示该链路由几条lane组成. Speed(速率): 通常用2.5GT/s.5GT/s.8GT/s,表示每条lane上 ...
LCD基础概念（三）：LCD RGB之PCLK、VS、HS、DE
RGB之PCLK.VS.HS.DE 1.Pixel clock像素时钟 Pixel clock,也叫RGB clock,也叫Dot clock,一般会简写为pclk. 只要是数字信号处理电路,就必须有 ...
STM32理论 —— ADC、存储、定时器、时钟、中断
文章目录 1. ADC 1.1 ADC相关寄存器 1.1.1 ADC 控制寄存器1(ADC_CR1) 1.1.2 ADC 控制寄存器2(ADC_CR2) 1.1.3 ADC 采样时间寄存器(ADC_S ...
晶振、时钟信号、锁相环、分频器
驱动数字电路运转是的时钟信号,时序电路都需要一个外部时钟信号来驱动,完成计时,同步,计数,时序控制等各种功能.象CPU也是用时序信号驱动来完成各种运算的,而且象ARM带的模块绝大部分与时序都有关,因此 ...
AMBA、AHB、APB、AXI总线介绍和对比
一.引出研究STM32H7的总线系统,对AXI.AHB.APB.ASB有点兴趣,于是去简单了解了一下,总结如下: 说到AXI.AHB.APB.ASB就得先说AMBA(Advanced Microco ...
AMBA、AHB、APB、AXI总线
AMBA.AHB.APB总线 * AMBA (Advanced Microcontroller Bus Architecture) 高级微处理器总线架构 * AHB (Advanced High-pe ...

FCLK、HCLK、PCLK

FCLK、HCLK、PCLK相关推荐

最新文章

热门文章