数字逻辑电路设计(实验测试题)
一.
[单选题] 本课程的实验我们采用的实验方式是()。
正确答案:A
A 、 EDA/FPGA
B 、 传统的典型实验
C 、 虚拟实验
D 、 在线实验[单选题] 本次实验要求使用什么方法完成电路设计?
正确答案:A
A 、 使用原理图设计全加器的电路
B 、 使用VHDL语言描述全加器电路[多选题] 数字逻辑电路实验可采用的实验方式是()。
正确答案:ABCD
A 、 传统的典型实验
B 、 虚拟实验
C 、 在线实验
D 、 EDA/FPGA实验[多选题] FPGA实验方式的实验过程包括()。
正确答案:ABD
A 、 使用开发系统将所设计的电路输入到计算机
B 、 利用开发系统将设计的电路编译生成sof文件
C 、 提高了实验效率
D 、 将sof文件写入到可编程器件中进行验证[多选题] 20分 为了在实验仪上进行验证必须要进行()操作?
正确答案:ABC
A 、 电路的输入输出引脚锁定
B 、 引脚锁定后再次编译
C 、 下载到可编程器件中
D 、 引脚锁定后直接下载
二
[单选题] 本课程实验采用的可编程器件是()。
正确答案:A
A 、 Altera公司的cyclone系列的EP1C12F324C8
B 、 Altera公司的cyclone系列的EP1C20F324C8
C 、 Altera公司的cyclone系列EP1C4F324C8
D 、 Altera公司的cyclone系列EP1C12Q240C8[单选题] VHDL语言是()
正确答案:C
A 、 程序设计语言
B 、 脚本语言
C 、 硬件描述语言[多选题] 建立工程文件时工程文件必须注意()。
正确答案:ABCD
A 、 工程文件要保存在子文件夹中
B 、 文件夹不能使用汉字
C 、 工程名不能使用汉字
D 、 工程名与源文件的文件名相同[多选题] 四位全加器的原理是()。
正确答案:AD
A 、 两个四位的二进制数相加
B 、 两个二进制数相加
C 、 两个1位的二进制数相加
D 、 考虑低位来的进位[多选题]关于四位全加器电路输入输出引脚描述正确的是()。
正确答案:AC
A 、 四位全加器电路共有9个输入引脚
B 、 四位全加器电路共有8个输入引脚
C 、 四位全加器电路共有5个输出引脚
D 、 四位全加器电路共有4个输出引脚
三.
[单选题] 七人表决器电路设计实验,实现方法很多,本实验要求同学采用( )设计?
正确答案:C
A 、 VHDL输入法实现
B 、 原理图输入法实现
C 、 底层用VHDL、顶层用原理图实现
D 、 底层、顶层都有VHDL语言实现[单选题]在层次化设计方法设计时,将一个底层模块设计好后,进行另一个模块设计编译时,()。
正确答案:A
A 、 先将当前设计模块置顶
B 、 可直接进行编译,系统会默认是当前模块[多选题]在使用VHDL语言描述电路时,正确的是()。
正确答案:ABCD
A 、 保存文件时文件名必须与实体名一致
B 、 VHDL语言的每条语句以分号结束
C 、 文件必须保存在工作库中(子文件夹)
D 、 不能保存在根文件夹[多选题] 下面有关信号与变量的区别正确的是()。
正确答案:ABCD
A 、 声明所使用的关键字不同
B 、 声明的位置不同
C 、 信号赋值与变量赋值的赋值符号不同
D 、 赋值后起作用的时间不同[多选题] 七人表决器电路设计的方法很多,有()。
正确答案:ABCD
A 、 使用行为描述法实现
B 、 使用层次化设计方法,底层、顶层都用VHDL实现
C 、 使用层化设计方法,底层、顶层都用原理图实验
D 、 使用层次化设计方法、底层用VHDL、顶层用原理图
四.
[单选题] 组合电路的分析和设计的主要工具是()。
正确答案:A
A 、 真值表
B 、 卡诺图
C 、 状态表
D 、 状态图[单选题] 计数器是按( )计数的?
正确答案:B
A 、 时间
B 、 脉冲
C 、 频率[单选题]本实验设计的计数器是()。
正确答案:A
A 、 同步时序电路
B 、 异步时候电路[多选题] 时序逻辑电路的输出与()有关。
正确答案:AB
A 、 当前的输入
B 、 以前的输入
C 、 当前的状态
D 、 以后的输入[多选题] 本实验设计的十进制计数器是()。
正确答案:ABC
A 、 可预置计数器
B 、 可复位计数器
C 、 可保持计数器
D 、 可逆的计数器
五.
[单选题] 7段数码管有共阴极和共阳极的数码管,实验用的数码管是()。
正确答案:A
A 、 共阴极
B 、 共阳极[单选题] 共阴极的七段数码管要显示A字符,其段码是()。
正确答案:B
A 、 0001000
B 、 1110111
C 、 1111111
D 、 0111111[单选题] 8位动态数码管显示中要决定某一个数码管显示某一个字型,必须由()决定。
正确答案:C
A 、 段码
B 、 位码
C 、 段码和位码共同决定
D 、 字型代码[多选题] VHDL语言中有的语句分为()两类。
正确答案:AB
A 、 顺序描述语句
B 、 并行描述语句
C 、 Case语句
D 、 Wait语句[多选题] VHDL语言中常见的顺序语句有()。
正确答案:ABCD
A 、 赋值语句
B 、 转向控制语句
C 、 返回语句
D 、 空操作语句
六.
[单选题] 如果同步时序电路的输出仅与现态有关,则这种电路是()。
正确答案:A
A 、 Moore
B 、 Mealy[单选题] 本实验设计1111序列检测器属于()电路。
正确答案:A
A 、 Mealy
B 、 Moore[单选题] 本实验的1111序列检测器,其输入序列是()。
正确答案:A
A 、 可重叠
B 、 不可重叠[多选题] 时序电路按其工作方式可分()。
正确答案:AB
A 、 同步时序电路
B 、 异步时序电路
C 、 mealy
D 、 moore[多选题] 同步时序电路在形式上分为()。
正确答案:AB
A 、 Mealy
B 、 Moore
C 、 同步时序电路
D 、 记忆电路
七.
[单选题] 8位动态数码管显示中要决定某一个数码管显示某一个字型,必须由()决定。
正确答案:C
A 、 段码
B 、 位码
C 、 段码和位码共同决定
D 、 字型代码[单选题] 8位动态数码管显示电路中决定在哪一个数码管显示,使用的是()。
正确答案:B
A 、 2-4译码器
B 、 3-8译码器[多选题] 本实验采用层次化设计方法进行设计,具体含义是()。
正确答案:ABCD
A 、 整个设计分多个层次
B 、 先设计底层,然后生成底层模块
C 、 顶层中调用底层模块
D 、 将整个设计电路分为多个模块,逐个模块实现[多选题] 本实验的简易电子钟要求的功能具有()。
正确答案:AB
A 、 计时
B 、 复位
C 、 闹钟
D 、 校时[多选题] 简易电子钟具有哪几个功能模块()。
正确答案:ABCD
A 、 分频器
B 、 动态扫描
C 、 时计数模块
D 、 分、秒计数模块
数字逻辑电路设计(实验测试题)相关推荐
- 第四章 数字逻辑电路设计方法【Verilog】
第四章 数字逻辑电路设计方法[Verilog] 前言 推荐 第四章 数字逻辑电路设计方法 概览 4.2 组合逻辑设计 裁判表决电路 方法1:真值表方式 方法2:逻辑代数方式 方法3:结构描述方式 方法 ...
- logisim 快速加法器设计实验报告_数字逻辑第一次实验报告-模板n.docx
<数字电路与逻辑设计>实验报告 PAGE12 / NUMPAGES12 PAGE1 / NUMPAGES12 数字逻辑实验报告(1) 数字逻辑实验1 一.系列二进制加法器设计50% 二.小 ...
- 数字逻辑基础实验二—时序逻辑电路的设计
实验目的 (1)掌握中规模集成寄存器构成的时序逻辑电路的设计方法. (2)掌握中规模集成计数器设计N进制计数器的方法. (3)学会用时序功能器件构成综合型应用电路. 实验电路 图 2-1红绿灯电路 实 ...
- HEU大二数电时序逻辑电路设计实验
Contents 1 实验目的 2 实验仪器 3 子任务 3.1 消抖电路 实验原理 实验步骤 具体实现 问题解决 3.2 简易篮球比赛计分器 实验原理 实验步骤 具体实现 问题解决 4 结论心得 1 ...
- 数字逻辑——总线实验
总线实验 一. 实验目的 二. 实验内容 1. 实验流程 2. Verilog代码分析 (1) Design source(.v文件): top.v: clkdiv.v: reg377.v: ram2 ...
- Multisim # 数字逻辑仿真实验一些基础的tips
资料 接地 GROUND 电源 VCC 单刀双掷开关 SPDT Multisim中放置与门时要求选择的A.B.C.D是什么意思? https://zhidao.baidu.com/question/5 ...
- 实验二 组合逻辑电路设计;实验三 时序逻辑电路设计
文章目录 实验二 组合逻辑电路设计实验报告 实验三 时序逻辑电路设计实验报告 实验二 组合逻辑电路设计实验报告 一.实验目的 1.加深理解组合逻辑电路的工作原理. 2.掌握组合逻辑电路的设计方法. 3 ...
- 象棋快棋赛电子裁判计时器的设计——《数字逻辑与数字系统设计》实验大作业设计报告
数电Github资源 <数字逻辑与数字系统设计>实验大作业设计报告 实验题目 象棋快棋赛电子裁判计时器的设计 实验难度 ★★ 成员 姓名 班号 学号 1 郭茁宁 1837101 11837 ...
- 数字逻辑课程设计拔河游戏机
<数字逻辑> 课 程 设 计 报 告 题目:拔河游戏机 专业:计算机科学与技术 班级:14计科2班 组长:张钦颖(1414080901218) 成员:无 ...
- 四川大学计算机学院《数字逻辑(双语)》课程资源汇总
四川大学计算机学院<数字逻辑(双语)>课程资源汇总 课程资料: 数字电子技术(第10版)英文版答案.zip. 最高分实验报告: 第三章实验报告 实现布尔表达式-四川大学数字逻辑高分实验报告 ...
最新文章
- 零基础python必背代码-零基础小白Python入门必看:通俗易懂,搞定深浅拷贝
- 【C#】调度程序进程已挂起,但消息仍在处理中;
- Maven报错Missing artifact jdk.tools:jdk.tools:jar:1.7
- 快速配置 Samba
- Elasticsearch性能监控(一)
- 计算机与特殊教育,计算机与信息工程学院特殊教育学院支教活动举行
- 聚焦BCS|吴云坤产业峰会演讲:用内生安全框架提升网络安全产值
- springboot logback 调整 mybatis 日志级别无效
- Vue实现左右菜单联动实现(更新)
- [GIS教程] 6 空间数据采集与处理-GIS数据源分类及其特征、采集与处理的基本流程、4D产品
- JSON对象与JSON模式
- 直接寻址、间接寻址、立即寻址
- 传世单机架设,账号登陆后,无法选择服务器,点击无效,无法进入游戏。
- 展台设计:企业展台搭建都有哪些途径?
- 英文人名及含意(转)
- 聚观早报 | 苹果iOS 16.1正式版更新;魅族储备汽车领域相关人才
- Freemark生成Word文件的加密处理
- STM32 CRH和CRL设置方向
- 配置Ubuntu 10.04使用飞沃(FEIOW)卡托通过联通3G上网
- 史蒂芬乔布斯在斯坦福大学的演讲
热门文章
- ubuntu下解决微信不能发送图片的问题
- C讲坛之猜数字游戏的实现
- maven项目中 org.hibernate.MappingNotFoundException: resource:**.hbm.xml not found问题的解决方案
- Windows10压缩卷时可压缩空间远小于实际剩余空间的解决方案
- Windows 10为强化资安防御 这些IT人最关心的事
- Longhorn,企业级云原生容器分布式存储 - 监控(Prometheus+AlertManager+Grafana)
- 厚朴汇智李艳华:如何培养优秀猎头顾问?
- 华为移动应用引擎安装第三方apk教程
- 泰拉瑞亚 服务器linux,Linux/CentOS7搭建泰拉瑞亚原版/mod服务器教程
- java智能点餐系统研究内容_JAVA课程实践报告 基于web的点餐系统毕业设计