一、实验目的

巩固组合逻辑电路设计、仿真方法.
学习简单时序电路的设计与实验方法。
巩固 Verilog HDL 层次化文件设计。

二、实验内容

用 Verilog HDL 以层次化的设计方法（电路结构参照图 1 所示的电路框图），设计一个 6 进制计数器及合适的译码器，将计数器输出 Q 与译码器输入 x 相连，译码器输出codeout 锁定到实验箱的数码管段信号上（abcdefg），实现一个彩灯控制器的设计。数码管外圈的笔段在控制电路的驱动下，按杨辉三角的规律依次点亮/熄灭。对整体电路进行仿真，应当能够看到使能信号 en 为低电平时电路状态保持不变， en 为高电平时计数器的输出值自动增加，相应地译码器的输出依次变化，并循环。图 1 为顶层电路框图，图 2 为仿真波形图。
引脚锁定
a) 计数器的 en 锁定到实验箱的开关 1；
b) 计数器的输出 Q 作为待观测的中间信号锁定到指示灯 LED2…LED0;
c) clk 锁定到 CLK0（PIN_88）；
d) 译码器输出锁定到数码管段信号(abcdefg)；
e) seg 锁定到 SEG0。
实验测试
a) 将实验箱的时钟 clk0 设置到 1Hz，观察数码管的显示，并用文字记录实验现象。
b) 将 clk0 设置到 PULSE，使用手动脉冲，单步调试，观察计数器输出 Q 与 codeout指示灯显示的对应关系。
c) 将 clk0 设置到 4096Hz，观察数码管的显示，记录实验现象。
d) 将 clk0 设置到 4096Hz,用导线将 clk、 Q[2:0]连接到实验箱的逻辑分析仪上（CH0~CH7）观测波形。尝试设置不同的触发字及采样率，观察逻辑分析仪显示波形的变化。画出 1 个大周期 clk 与 Q 的时序波形。

三、预习要求

自行查找资料，自学 Verilog HDL 的层次化文件设计，完成本实验“实验内容”部分的设计要求。
对实验电路进行功能仿真，并将仿真结果截图插入报告中。
列出引脚锁定分配表（信号名->主板器件名->引脚号）。
填写编译报告。

四、实验报告要求

列出通电测试结果。
列出实验过程出现的问题及解决措施。
附源程序。

五、Verilog代码、RTL视图及仿真波形

1.Verilog代码

module dzx_2_1(en,clk,Q);//模块1，产生数据Q
input en,clk;
output [2:0]Q;
reg [2:0]Q;
parameter S0=3'd0,S1=3'd1,S2=3'd2,S3=3'd3,S4=3'd4,S5=3'd5;
always@(posedge clk)if(en)case(Q)S0:Q <= S1;S1:Q <= S2;S2:Q <= S3;S3:Q <= S4;S4:Q <= S5;S5:Q <= S0;default:Q <= S0;endcase
endmodule module dzx_2_2(x,seg,codeout);//模块2：数据x在数码管上的现实
input [2:0]x;
output seg;
output [6:0]codeout;
reg seg;
reg [6:0]codeout;
parameter S0=3'd0,S1=3'd1,S2=3'd2,S3=3'd3,S4=3'd4,S5=3'd5;
always@(x)case(x)S0:{codeout,seg}= {7'b0000001,1'b1};S1:{codeout,seg}= {7'b0000011,1'b1};S2:{codeout,seg}= {7'b0000111,1'b1};S3:{codeout,seg}= {7'b0001111,1'b1};S4:{codeout,seg}= {7'b0011111,1'b1};S5:{codeout,seg}= {7'b0111111,1'b1};default:{codeout,seg} = {7'b0000001,1'b1};endcase
endmodulemodule colorful_lights(en,clk,Q,seg,codeout);//顶层模块
input en,clk;
output seg;
output [2:0]Q;
output [6:0]codeout;
dzx_2_1(en,clk,Q);
dzx_2_2(Q,seg,codeout);
endmodule

2.RTL视图

3.仿真波形

欢迎在评论区留言，感谢您的关注与支持！

数电实验4：彩灯控制器设计相关推荐

[数电实验]外星萤火虫设计
[数电实验]外星萤火虫设计文章目录 [数电实验]外星萤火虫设计题目描述电路要求题目分析解决方案代码仿真题目描述在遥远的 Mars星上有一种类似地球萤火虫的生物星上有一种类似地球萤火 ...
湖南大学_数电实验_模型机设计_CPU设计_verilog_课程实验报告
本学期的数电课程实验就是模型机设计,由四次小实验构成,最后一次实验验收要求使用quartus做出一个模型机. 该实验的重要性:该实验的核心在于基于实验指导书设计CPU,从而帮我们理解CPU的工作原理. ...
数电实验：数字时钟设计 (经验分享，仅供参考）
实验目的一.独立完成一个数字小系统的设计二.基于实验箱对设计进行验证实验内容: 能够显示时.分.秒共6位数字: 考虑使用实验箱时钟(频率包括1M.500K. 250K.100K.10K.1 ...
【数电实验7】Verilog—外星萤火虫
[2022.05西南交大数电实验] [本代码及波形已通过老师验收.仅供参考.] [参考博客:[数电实验]外星萤火虫设计_难凉oh的博客-CSDN博客] [建议:有些口语化的注释看完删掉比较好哈,怕老师 ...
数电实验（一）利用与非门设计四舍五入判别电路
数电实验(一)利用与非门设计四舍五入判别电路要求: 1.输入为8421BCD码,接四个逻辑电平开关,同时接数码管. 2.输出和LED相连. 一.写出逻辑函数: F(A,B,C,D)=∑m(5,6,7 ...
数电实验（三）利用3线-8线译码器74LS138和与非门设计一个表决电路
数电实验(三)利用3线-8线译码器74LS138和与非门设计一个表决电路要求: 设计一个表决电路, 当控制端M=0时,输入端A.B.C一致同意时,输出F为1,否则输出为0:当控制端M=1时,输入端A ...
数电实验（四）利用集成数值比较器74LS85设计一个4位数值比较器
数电实验(四)利用集成数值比较器74LS85设计一个4位数值比较器要求: 1.输入为两个4位二进制数,分别接四个逻辑电平开关,同时接数码管 2. 输出和LED相连 Multisim仿真:
数电实验6：可控分频器设计
数电实验6:可控分频器设计一.实验目的二.基本实验内容三.提高性实验内容(选做) 四.预习实验五.实验报告要求六.内容讲解(基础实验内容) 七.testbench及仿真结果 1.testbe ...
北邮数电实验三接球小游戏
文章目录前言一.实验要求二.设计思路三.设计系统框图四.源代码五.遇到的问题和解决办法六.总结前言北邮数电实验三"接球小游戏" 数电实验验收已经结束了,实验报告也 ...

数电实验4：彩灯控制器设计

数电实验4：彩灯控制器设计

一、实验目的

二、实验内容

三、预习要求

四、实验报告要求

五、Verilog代码、RTL视图及仿真波形

1.Verilog代码

2.RTL视图

3.仿真波形

数电实验4：彩灯控制器设计相关推荐

最新文章

热门文章