统一短沟道圆柱形围栅MOSFET紧凑模型

Bastien Cousin , Marina Reyboz , Olivier Rozrau , Marie-Anne Jaud , Thimas Ernst , Jalal Jomaah

摘要

本文首次提出了一种适用于所有工作区域的连续的详尽的模型，该模型适用于无掺杂短沟道圆柱形围栅场效应管(GAA)。从二维分析出发，对阈值电压降低、漏致势垒降低(DIBL)和亚阈值摆幅进行了详细地建模。然后，基于一种有效的表面电势方法，利用缓变沟道近似将短沟道效应体现在一个连续漏电流模型中。通过计算沟道夹断位移，改进了饱和状态下的模型行为，研究并实现了沟道长度调制。分析结果与TCAD-Atlas数值模拟结果进行了比较，验证了短沟道模型在各种工作模式下的有效性，使其适用于电路设计仿真。

关键词: 器件建模，围栅MOSFET，短沟道效应，表面电势模型

1、介绍

根据ITRS要求[1]，平面体MOSFET尺寸持续减小，由于寄生效应的增加，使得晶体管的规模接近极限。由于栅具有良好的控制沟道的能力，诸如围栅晶体管等多栅器件是最有希望替代传统的大体积晶体管并实现CMOS缩放路线图的解决方案[2-4]。此外，在沟道[5]中集成未掺杂或少量掺杂的硅，能够达到对于提高迁移率和可变性的期望。此外，圆柱形结构显著降低了角效应[6]，适当的栅材料叠加[7]可以正确调整阈值电压。

由于栅长减小，重要的寄生效应，通常称为短沟道效应(SCEs)，正在干扰MOSFET[8]的静电特性。的确，对于小于100 nm的沟道长度，阈值电压降低和亚阈值摆幅降低被明确地认定为主要现象[9]。由于在电路设计方面需要有效的模型来评估特定器件的性能，因此在短沟道晶体管仿真的紧凑模型中必须考虑SCEs。

[10,11]提出了圆柱形围栅MOSFET的长沟道模型。这两种方法基于一维分析，忽略了短沟道效应，不能用于短沟道器件的建模。所以需要进行二维(2D)分析，以便在减小沟道长度时再现所有SCEs。此外,大多数发表的圆柱形围栅MOSFET的SCEs分析模型唯一关注的是高掺杂器件[12],这些模型被定义为半解析模型[13-15]或仅仅在亚阈值区域有效[16],但没有一个是在未掺杂的围栅MOSFETs的全部工作区域的SCEs的建模。

本文提出了一种适用于所有工作区域的圆柱形围栅MOSFETs短沟道效应模型。该模型的主要优点是没有考虑之前在[17,18]中研究的量子力学(QM)效应。然而，为了观察QM效应对阈值电压的影响，模型也在某些情况下考虑了QM效应。通过解二维泊松方程首次得到了二维分析。然后，在研究电学特性中使用的电流定义方法的基础上，本文描述了包括漏极偏压相关的短沟道阈值电压。将阈值电压降低和亚阈值摆动降低建模并实现为基于表面电势的漏电流模型，从而实现了短沟道校正。为了提高饱和工作区的精度，在漏电流模型核心中加入了沟道长度调制效应。该模型的每一步都通过TCAD-Atlas数值模拟[19]，包括对所有的短沟道效应和I-V特性进行了验证。

2、电势分布

考虑图1所示的圆柱形围栅MOSFET，本节对统一的无掺杂或轻掺杂硅(≈1016cm-3)中的二维电势进行了建模。源区和漏区是重掺杂的，计算在室温下进行。通过求解圆柱形二维泊松方程，得到静电势：

∂2ϕ2D(ρ,x)∂ρ2+1ρ∂ϕ2D(ρ,x)∂ρ+∂2ϕ2D(ρ,x)∂x2=qεsinie(ϕ2D(ρ,x)ut) (1)

其中q为电子电荷，ni为本征载流子浓度，εsi为硅介电常数，ut为热电压。在满足边界条件的情况下，利用[20]中的迭代法求解二维电势，并将其表示为：

ϕ2Dρ,x=ϕ0ρ1-Sx+VbiSx+VDSsinh(λxR)sinh(λLR) (2)

其中ϕ0ρ是一维泊松方程的解，Vbi是内建电压(≈0.6V)，VDS是漏源电压，R是硅纳米线半径。Sx和λ分别被表示为：

Sx=e(-λx)R)+(1-e-λL)R)sinh(λxR)sinh(λLR) (3)

λ=-CoxRεsiJ0(λ)J1(λ) (4)

其中Cox是在[21]中定义的单位面积围栅氧化层电容，J0(λ)和J1(λ)是分别是0阶和1阶的第一类贝塞尔函数。假设e-λL)R≪1，e(-λx)R)≪eλx)R在L>R，(3)式可以重组为：

Sx≈e(-λx)R)+e(λx)R)sinh(λLR) (5)

图1. 在圆柱形围栅MOSFET的横向方向ρ(上)和沟道方向x(下)的截面示意图。

一维电势ϕ0ρ的解在[22]中得到：

ϕ0ρ=Vc-2utln(R2LDiβ1-β2ρ2R2) (6)

其中Vc是电子准费米能级，β是采用了除了在[22]中开发的数学方法外的方法的(7)的解。二维分析设Vc=0，克服了缓变沟道近似。考虑到德拜长度LDi，LDi可以表示为LDi=(2utεsi/qni ：

lnβ-ln(1-β2)+sβ2(1-β2)-VGS-∆ϕ-Vc2ut+ln(2LDiR)=0 (7)

其中VGS是栅源电压，∆ϕ是栅于本征硅之间的功函数差，s=2(εsiεox)ln(1+toxR)是结构参数。沿沟道长度计算二维电势ϕ2Dρ,x。因此设ρ=R，表面电势可以得到而且可以和TCAD-Atlas仿真。本文所提出的分析模型与图2所示的不同沟道长度以及图3所示的低、高漏源电压下的数值模拟结果具有很好的匹配性。显然，该模型也对多个栅偏置电压进行了验证。

3、短沟道效应

本节讨论了严重影响器件电学性能的不同短沟道效应的紧凑建模，这些效应分别表示为:阈值电压降低、漏致势垒降低(DIBL)和亚阈值摆幅降低。

3.1 阈值电压降低模型

为了模拟栅长减小对阈值电压的影响，我们必须用长沟道阈值电压与短沟道阈值电压之差来定义阈值电压降低。因此，我们研究了长、短沟道器件阈值电压的建模问题。

3.1.1 长沟道阈值电压

图2 栅长为L = 20、40和100 nm时，沿沟道和归一化沟道X/L方向的表面电势ϕ2Dρ,x。

图3 漏源电压VDS=0.1和1.0V时沿着沟道和沟道x方向的表面电势ϕ2Dρ,x。

我们考虑一个未掺杂(或轻掺杂)的圆柱形围栅MOSFET。有一种新的方法包括解决漏电流恒定值为(2πRL)10-7A （即从已知的对应于[23]中设定的阈值条件的电流定义方法出发），研究了一种适用于10nm以下纳米线半径的精确长沟道阈值电压模型。由于[22]中长沟道漏电流模型表达式在亚阈值区域具有较好的精度，因此采用阈值条件如下：

IDS=μ8πεsiLut2fβD-fβs=2πRL10-7 (8)

其中L是栅长，μ是沟道载流子的迁移率，βD是(7)中在漏端(Vc=VD)β的解，βs是源端(Vc=VS)的解。考虑zn=β2n/(1-β2n)，fzD-fzs对应于：

fzD-fzs=sz2s-z2D+(zS-zD) (9)

通过假设在亚阈值区域ln(1-β2n)≈lnβn≈0，在(7)式中zn的近似是：

zn=(R2LDi)2e(VGS-∆ϕ-Vc=Vnut) (10)

从式(8)，式(10)和式(9)的一阶泰勒展开，长沟道阈值电压可以近似得到：

VTHL=∆ϕ+utL2DiRμεsiut210-7 (11)

如图(4)所示，长沟道阈值电压模型(11)和硅纳米线半径小于10nm的TCAD-Atlas数值仿真结构吻合较好。

3.1.2 短沟道阈值电压

为确定短通道器件的阈值电压，对长通道阈值电压的计算方法仍然保持不变。这样，应用阈值条件求解柱状GAA MOSFET漏电流：

IDS=μπRut(1-e-Vds/uT))0Ldx0Rqnieϕ2Dρ,xutdρ=2πRL10-7 (12)

该方法由(12)中的二维电势ϕ2Dρ,x通过两个积分解法将栅极电压项解出，表示为(12)。这一项被认为是短沟道阈值电压。在亚阈值区域，因此在阈值电压附近，我们假设在沿直径向上的电势为常数。这样就可以很容易地从第一个积分(关于q的积分)中提取出二维的表面势，然后将表达式(12)改写为：

ut(1-e-Vds/uT))eϕ2Dρ,xut0Le(-ϕ1R,Xut)dx=2×10-7μqniRL (13)

从(2)式和ϕ2Dρ=ϕ0ρ+ϕ1ρ,x，则ϕ1R,x可以被定义为：

ϕ1R,x=(Vbi-ϕ0(R)Sx+sinh(λxR)sinh(λLR) (14)

但是(13)中的剩余的积分不能解析求解。这导致(15)中ϕ1R,x被分割为(16)中的 ϕ2R,x和(17)中的ϕ3R,x。

ϕ1R,x=ϕ2R,x+ϕ3R,x (15)

ϕ2R,x=Vbi-ϕ0R-VDS2sinhλLRe-λXR (16)

ϕ3R,x=Vbi-ϕ0R+VDS2sinhλLReλXR (17)

如图5所示，我们的解将式(13)中的积分分解为式(18)中所示的两个独立的积分使用ϕ2R,x和ϕ3R,x，根据虚拟负极项Xmin，对应沿沟道的最小电势值[24,25]。

0Le-ϕ1R,xutdx=0Xmine-ϕ2R,xutdx+XminLe-ϕ3R,xutdx (18)

图5 将原函数e-ϕ1R,xut与分解后的函数e-ϕ2R,xut、e-ϕ3R,xut沿沟道x方向进行比较，并考虑沟道中的最小电势值Xmin。

对每个指数函数(即e-ϕnR,xut)，(18)中的两个右侧积分分别求解。考虑到L > R，我们做了几个假设(eλxminR≈0，12sinhλLR≈0，eλLR2sinhλLR≈1)每一个赋值I和J的积分分别解为(19)和(20)。

I=0Xmine-ϕ2R,xutdx=XminLe-ϕ3R,xutdx≅Rλlnut+Xmin-Rλlnut+Vbi-ϕ0(R) (19)

J=XminLe-ϕ3R,xutdx=XminL11+ϕ3R,xutdx≅-Rλlnut+Vbi-ϕ0R+VDS+Rλlnut-Xmin (20)

这就得到了与x有关的积分的通式显式解并重新命名为Y。

Y=0Le-ϕ1R,xutdx=I+J≅2Rλlnut-Rλlnut+Vbi-ϕ0R-Rλlnut+Vbi-ϕ0R+VDS+L (21)

其中虚拟负极项Xmin自然不再考虑。

假设在亚阈值区域ϕ0R≈VGS-∆ϕ，(13)式可以被写作：

ut(1-e-Vds/uT))e ∆ϕ-Vthut+lnYVth,Vds=2×10-7μqniRL (22)

由(22)可知，lnYVth,Vds是栅长减小时阈值电压位移对应的项。为了提取阈值电压项Vth，将lnYVth,Vds展开到一阶。从TCAD仿真中，我们假设硅纳米线半径为1 ~ 7 nm时，短沟道阈值电压值在Vth,L到Vth-100mv之间。考虑到前面的范围，lnYVth,Vds因此被扩展到一阶。然后，考虑短沟道效应的阈值电压通过重命名为Vth,SCE的第VTH项表示，定义如(23)。

Vth,SCE=11-a ∆ϕ+b+utlnL2DiRμεsiut210-7+ute(-VDSut) (23)

其中a和b的系数从一阶展开中减去，定义为：

a=10×lnYVth=Vth,L,VDS-lnYVth=Vth,L-0.1,VDS (24)

b=lnYVth=Vth,L-0.1,VDS-a×(Vth,L-0.1) (25)

通过对(23)所定义的短沟道阈值电压与(11)所定义的长沟道阈值电压进行区分，得到阈值电压降低值∆Vth。将阈值电压降低模型与TCAD-Atlas数值模拟结果进行了比较。在线性(图6)和饱和工作区域，栅长小于10nm时，可以得到很好的一致性。通过在短沟道阈值电压表达式(23)中实现量子力学(QM)效应的影响，通过修改栅极氧化层厚度tox(通过λ)和本征载流子浓度ni(通过LDi)来评估量子力学效应的影响。这些修正同时考虑了结构和电学的限制。从图7中可以看出，当半径非常小时，QM效应会严重影响阈值电压降低。在这种情况下，相对于短沟道效应，量子效应变得更为重要。但为了保证模型的预测性能，必须在模型核心中保留由于沟道减少而导致的阈值电压降低。为了进一步研究，忽略量子力学的影响。此外，由于短沟道阈值电压通过YVth,VDS得到漏源电压VDS依赖关系，直接考虑DIBL效应，可以通过：

DIBL=Vth,SECVDS=1.0V-Vth,SEC(VDS=0,1V) (26)

图8中，(26)得到的DIBL结果与TCAD-Atlas数值模拟得到的结果非常吻合。

3.2 亚阈值摆幅下降模型

如(21)所示，YVth,VDS是一个显式函数。因此，亚阈值漏电流可用以下方法计算：

IDS=μπRqniut(1-e-Vds/uT)）e ∆ϕ-VGSut+lnYVth,Vds (27)

图6 线性区域内纳米线半径值(R = 1、4和7 nm)的阈值电压降低随沟道长度的变化。

图7 无量子力学效应的阈值电压降低(由短沟道阈值电压(23)与长沟道阈值电压(11)之差得到)与考虑量子力学效应的短沟道阈值电压与长通沟道阈值电压(11)之差得到的阈值电压降低的比较。

图8 纳米线半径值为R = 1、4和7纳米的DIBL和沟道长度。

图9 纳米线半径值为R = 1、4和7 nm时亚阈值摆幅与沟道长度的关系。

通过计算亚阈值漏电流斜率为：

SS=∂VGS∂logIDS (28)

3.3 沟道长度调制模型

当漏源极电压VDS超过一个称为饱和电压VDSsat的特定电压值时，沟道的夹断点会从漏极向源极移动。这种位称为沟道长度调制效应，它使得沟道长度小于物理栅长L[26,27]。所谓的实际栅长L'可以写作：

L'=L-∆L (29)

其中∆L对应于L和沟道夹断点之间的距离，并用[28]表示

∆L=λln1+VDS-VDSeffVE (30)

其中VE为拟合常数， VDSeff为有效漏源电压定义为式(31)，λ在[29]中对应于设备的自然长度λ= 4εsiR22ln1+toxR+1/16εox ：

VDSeff=VDS1AX1+VDSVDSsatAX (31)

其中AX为常数参数(本文AX = 8)，VDSsat为饱和漏源极电压

VDSsat=ln1+eBX×V‘DsatBX+3ut (32)

其中BX为常数参数(本文中BX=20)，假设在(10)中VC=V‘Dsat，V‘Dsat定义为：

V‘Dsat=VGS-∆ϕ-utlnz-2utln2LDiR-3ut (33)

其中z通过TCAD仿真近似固定在一个恒定值，表示达到饱和区域(即在本文中z被设置为0.5)。

4、包括SCEs的漏电流模型

通过将阈值电压降低(包括DIBL)和亚阈值摆幅下降模型在漏电流模型中实现，验证了阈值电压降低(包括DIBL)和亚阈值摆幅下降模型的有效性。然后将每个效应作为校正项加入到漏电流模型核心中，以便最终重现由于沟道长度减小而产生的所有短沟道效应。此外，由于漏电流模型采用了缓变沟道近似，因此还引入了沟道长度调制(CLM)模型。为了提供一个短沟道漏电流模型，将短沟道效应加入到基于表面电势的显式长沟道圆柱形围栅MOSFET模型中。由于一维长沟道静电模型是通过精确逼近β项来求解(7)，因此将阈值电压降低∆VT、亚阈值摆动降低SS等短沟道效应包含在(7)中，重组为：

c1×SS+c2×lnZSCE+Z2SCE+s×ZSCE-VGS-∆ϕ-∆VTH-VC2ut+ln2LDiR=0 (34)

为了考虑正确的亚阈值摆幅下降，ZSCE=β2SCE/1-β2SCE，c1和c2是数值常量。此外，在漏电流模型中，通过将物理栅极长度L替换为沟道长度调制建模部分中定义的电学沟道长度L0来计算沟道的夹断位移。由式(34)，通过ZSCE，应用与[22]中描述的相同的数学方法，对未知的短沟道项βSCE进行近似。由(9)式，漏电流最终表示为：

IDS=μ8πεsiL'ut2fβSCE,D-fβSCE,S (35)

然后将(35)所提供的短沟道漏电流模型与TCAD-Atlas在几个工作区域的模拟结果进行比较，使用恒定的迁移率(μ=300cm2/Vs)。由模型得到的ID-VG特性(图10)及其导数(与图11所示的跨导有关)与线性和饱和区域的数值模拟结果非常吻合。然而，在线性工作模式(即VDS= 0.1 V)下的关于跨导的图形必须提到精确度。实际上，对于较高的VGS值，跨导应该开始下降，而在本文中显然不是这样的。这一现象与本文所用的模型处理[22]有关，模型处理没有再现这种特定的行为。解决办法是用一种考虑到横向电场中迁移率下降的特定模型来代替恒定迁移率模型。这一步骤在模型开发中将确保跨导的正确性。不同栅极电源电压(0.6 V、0.8 V和1.0 V)下模型的ID-VG (图12)和GDS(图13)特性与TCAD-Atlas结果吻合较好，验证了所提出的统一连续短沟道紧凑模型。

图10所示. 在线性区(正方形符号)和饱和区域(三角形符号)中，漏电流模拟与栅极电压的关系。

图12所示. 在栅偏压VGS= 0.6、0.8和1.0 V时的漏极电流仿真与漏极电压。

图11所示. 在线性区(正方形符号)和饱和区域(三角形符号)中，Gm跨导仿真与栅极电压的关系。

图13所示. 漏极跨导仿真和漏电压在栅偏压为VGS= 0.6、0.8和1.0 V时的图像。

5、短沟道pMOSFET模型

本文提出的短沟道紧致模型对nMOSFET具有很好的预测效果。由于对各短沟道效应分别进行了研究，该模型适用于再现pMOSFET的短沟道效应。该模型与TCAD仿真结果进行了比较，证明了该模型用于pMOSFET仿真的准确性。

6、结论

本文提出了一种完整的圆柱形围栅MOSFET短沟道效应显式模型。本文所采用的方法得到了一组简单的方程，可以精确地描述短沟道效应，并在所有的工作区域都有效。与TCAD仿真结果相比，该分析模型具有较好的预测效果，突出了该方法的预测价值。该模型简单、精度高，适用于电路设计仿真。

致谢

这项工作是IBM-STMicroelectron- ics-CEA/LETI-MINATEC发展联盟的一部分。这项工作的部分资金由法国公共当局通过NANO 2012项目提供。

参考文献

[1] The International Technology Roadmap for Semiconductors. <http:// www.itrs.net>.

[2] Park J-T, Colinge J-P. Multiple-gate SOI MOSFETs: device design guidelines. IEEE Trans Electron Dev 2002;49(12):2222–9.

[3] Colinge J-P. Multiple-gate SOI MOSFETs. Solid State Electron 2004;48(6): 897–905.

[4] Ernst T, Duraffourg L, Dupré C, Bernard E, Andreucci P, Bécu S et al. Novel Sibased nanowire devices: will they serve ultimate MOSFETs scaling or ultimate hybrid integration? IEDM Technol Dig; 2008.

[5] Tachi K, Cassé M, Jang D, Dupré C, Hubert A, Vulliet N et al. Relationship between mobility and high-k interface properties in advanced Si and SiGe nanowires. IEDM Technol Dig; 2009.

[6] Dupré C, Ernst T, Arvet C, Aussenac F, Deleonibus S, Ghibaudo G. Stacked Nanowires UFET with independent gates novel device for ultra-dense low power applications. In: IEEE Int SOI Conf Proc; 2007.

[7] Weber O, Faynot O, Andrieu F, Buj-Dufournet C, Allain F, Scheiblin P. High immunity to threshold voltage variability in undoped ultra-thin FDSOI MOSFETs and its physical understanding. IEDM Technol Dig; 2008.

[8] Bjkqvist K, Arnborg T. Short channel effects in MOS-transistors. Phys Scripta 1981;24:418–21.

[9] Lee HS. An analysis of the threshold voltage for short-channel IGFET’s. Solid State Electron 1973;16(12).

[10] Iguez B, Jiménez D, Roig J, Hamid HA, Marsal LF, Pallarès J. Explicit continuous model for long-channel undoped surrounding gate MOSFETs. IEEE Trans Electron Dev 2005;52(8):1868–973.

[11] Yu B, Lu W-Y, Lu H, Taur Y. Analytic charge model for surrounding-gate MOSFETs. IEEE Trans Electron Dev 2007;54(3):492–6.

[12] Chiang TK. A new compact subthreshold behaviour model for dual-material surrounding gate (DMSG) MOSFETs. Solid State Electron 2009;53(5):490–6.

[13] Oh S-H, Monroe D, Hergenrother JM. Analytic description of short-channel effects in Fully-depleted double-gate and cylindrical, surrounding-gate MOSFETs. IEEE Electron Dev Lett 2000;21(9):445–7.

[14] Lin SH et al. A rigorous surface-potential-based I–V model for undoped cylindrical nanowire MOSFETs. In: IEEE Int Conf Nanotechnol Proc; 2007.

[15] Bli H, Kolberg S, Fjeldly TA. Precise modeling framework for short-channel double-gate and gate-all-around MOSFETs. IEEE Trans Electron Dev 2008;55(10):2678–86.

[16] Abd-Elhamid H, Iguez B, Jiménez D, Roig J, Pallarès J, Marsal LF. Twodimensional analytical threshold voltage roll-off and subthreshold swing models for undoped cylindrical gate all around MOSFET. Solid State Electron 2006;50(5):805–12.

[17] Cousin B, Rozeau O, Jaud M-A, Jomaah J. A physics-based compact model of quantum-mechanical effects for thin cylindrical Si-nanowire MOSFETs. In: IEEE VLSI-TSA Proc; 2009.

[18] Cousin B, Reyboz M, Rozeau O, Jaud MA, Ernst T, Jomaah J. An explicit compact model of quantum-mechanical effects for cylindrical surrounding-gate MOSFETs. In: EUROSOI Proc; 2010.

[19] ATLAS User Manual, SILVACO. <http://www.silvaco.com>.

[20] Abd-Elhamid H, Iguez B, Roig Guitart J. Analytical model of the threshold voltage and subthreshold swing of undoped cylindrical gate-all-around-based MOSFETs. IEEE Trans Electron Dev 2007;54(3):572–9.

[21] Jiménez D, Sáenz JJ, Iguez B, Su J, Marsal LF, Pallarès J. Modeling of nanoscale gate-all-around MOSFETs. IEEE Electron Dev Lett 2004;25(5):314–6.

[22] Yu B, Lu H, Liu M, Taur Y. Explicit continuous models for double-gate and surrounding-gate MOSFETs. IEEE Trans Electron Dev 2007;54(10):2715–22.

[23] Biesemans S, Kubicek S, De Meyer K. New current-defined threshold voltage model from 2D potential distribution calculations in MOSFETs. Solid State Electron 1996;39(1):43–8.

[24] Young KK. Short-channel effect in fully depleted SOI MOSFET’s. IEEE Trans Electron Dev 1989;36(2):399–402.

[25] Yan R-H, Ourmazd A, Lee KF. Scaling the Si MOSFET: from bulk to SOI to bulk. IEEE Trans Electron Dev 1992;39(7):1704–10.

[26] El-Mansy YA, Boothroyd AR. A simple two-dimensional model for IGFET operation in the saturation region. IEEE Trans Electron Dev 1977;24(3): 254–62.

[27] Reyboz M, Martin P, Poiroux T, Rozeau O. Continuous model for independent double gate MOSFET. Solid State Electron 2009;53(5):504–13.

[28] Tsividis Y. Operation and modeling of the MOS transistor. second ed. Boston, MA: McGraw-Hill; 1999.

[29] Auth CP, Plummer JD. Scaling theory for cylindrical, fully-depleted, surrounding-gate MOSFET’s. IEEE Electron Dev Lett 1997;18(2):74–6.

统一短沟道圆柱形围栅MOSFET紧凑模型相关推荐

基于 abp vNext 和 .NET Core 开发博客项目 - 统一规范API，包装返回模型
基于 abp vNext 和 .NET Core 开发博客项目 - 统一规范API,包装返回模型转载于:https://github.com/Meowv/Blog 在实际开发过程中,每个公司可能不尽 ...
统一帐号体系业务及模型
统一帐号体系业务及模型 1 统一帐号体系业务及模型 1.1.场景描述我们经常会碰到这样的需求,比如某企业需要做一个投诉报修的小系统,每个投诉报修的用户,如果他是第一次用微信登录我们的系统,那么需 ...
大模型应用新范式：统一特征表示优化（UFO）
从深度学习技术被提出以来,一直践行着"think big"的理念.特别是当预训练技术被广泛应用之后,更多的数据结合更大的模型参数量会持续带来模型性能的提升,这条定律不断被近期发布的 ...
一个既能做CV任务，也能做NLP任务的Transformer模型！谷歌UCLA提出统一的基础模型...
关注公众号,发现CV技术之美本文分享论文『Towards a Uniﬁed Foundation Model: Jointly Pre-Training Transformers on Unpair ...
机器学习笔记——3 logistic模型和probit模型基本原理，从哲学视角谈谈统一二者的潜变量模型
logistic模型和probit模型基本原理,从哲学视角谈谈统一二者的潜变量模型监督学习的两种类别在监督学习中,根据标签值的类型可以将其分为两类: 一类是定量数据,其分为计量型和计数型,这种可以 ...
星环科技TDH多模型统一架构VS CDH架构
CDH是Cloudera的开源平台发行版,通过将Hadoop与其他十几个开源项目集成,为企业大数据业务提供服务. 在CDH开源大数据方案中,是通过多个互相独立的组件提供相应的能力,每个场景需要一个组件 ...
万字深度好文！视觉-语言（VL）智能：任务、表征学习和大型模型
来源:AI科技评论编译:Jocelyn 编辑:陈彩娴本文对视觉-语言(VL)智能按时间顺序进行了全面调研,并将这一领域的发展总结为三个阶段: 第一个阶段是2014-2018年,其间,专门的模型被设 ...
【杂谈】有三AI秋季划火热进行中，如何深入学习模型优化，人脸算法，图像质量等研究方向...
文/编辑 | 言有三这是我们最后一次CV季划,关于春季划和夏季划的说明,大家可以阅读往期文章. 这个春天,有三最后一月的学习"季划"招生最后24小时,有三AI夏季划报名即将截止 ...
不盲追大模型与堆算力！沈向洋、曹颖与马毅提出理解 AI 的两个基本原理：简约性与自一致性...
近两年,"大力(算力)出奇迹"的大模型成为人工智能领域多数研究者的追求趋势.然而,其背后巨大的计算成本与资源耗费问题也弊端渐显,一部分科学家开始对大模型投以严肃的目光,并积极寻求解 ...

统一短沟道圆柱形围栅MOSFET紧凑模型

统一短沟道圆柱形围栅MOSFET紧凑模型相关推荐

最新文章

热门文章