基于FPGA的网络系统仿真分析

//写地址的产生。

reg[9:0]waddress;

always @(posedge i_clk or posedge i_rst)

begin

if(i_rst)

begin

waddress <= 10'd0;

end

else begin

if(i_WEN == 1'b1)

waddress <= waddress+10'd1;

else

waddress <= 10'd0;

end

//读地址的产生。

reg[9:0]raddress;

always @(posedge i_clk or posedge i_rst)

begin

if(i_rst)

begin

raddress <= 10'd0;

end

else begin

if(i_REN == 1'b1)

raddress <= raddress+10'd1;

else

raddress <= 10'd0;

end

wire[15:0]w_dout;

//RAMIP核的调用

ram_ip ram_ip_u(

.clka (i_clk),

.rsta (i_rst),

.wea (i_WEN),

.addra(waddress),

.dina (i_din),

.douta(),

.clkb (i_clk),

.rstb (i_rst),

.web (~i_REN),

.addrb(raddress),

.dinb (),

.doutb(w_dout));

对应的程序为：RW_memory.v

这个部分对应的接口程序为：

RW_memory instance_name (

.i_clk(i_clk), //时钟

.i_rst(i_rst), //复位

.i_WEN(i_WEN), //写使能

.i_REN(i_REN), //读使能

.i_din(i_din), //输入存储器

.o_dout(o_dout)//存储器输出

);

这个部分对应的程序为：

//the 2st depth 2

wire[WD-1:0]tmp010;

wire[WD-1:0]tmp011;

wire[WD-1:0]tmp012;

wire[WD-1:0]tmp013;

hypertree_4leaves hypertree_4leaves_u02(

.i_clk (i_clk),

.i_rst (i_rst),

.i_din (tmp1),

.o_dout0(tmp010),

.o_dout1(tmp011),

.o_dout2(tmp012),

.o_dout3(tmp013)

);

Operations Operations_u01(

.i_clk (i_clk),

.i_rst (i_rst),

.i_din0(tmp000),

.i_din1(tmp010),

.o_dout(o_dout00)

);

Operations Operations_u02(

.i_clk (i_clk),

.i_rst (i_rst),

.i_din0(tmp001),

.i_din1(tmp011),

.o_dout(o_dout01)

);

Operations Operations_u03(

.i_clk (i_clk),

.i_rst (i_rst),

.i_din0(tmp002),

.i_din1(tmp012),

.o_dout(o_dout02)

);

Operations Operations_u04(

.i_clk (i_clk),

.i_rst (i_rst),

.i_din0(tmp003),

.i_din1(tmp013),

.o_dout(o_dout03)

);

基于FPGA的网络系统仿真分析相关推荐

FAST：基于FPGA的SDN交换机开源项目
自1983年自由软件运动领袖Richard Stallman提出了GNU计划以来,开源为软件开发带来了创造性的革命和商业成功.SDN如今的快速发展也离不开开源社区的力量,比如NOX.Floodligh ...
matlab基于dct的图像压缩编码解码_基于FPGA的扩频系统设计（下）
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分.大侠可以关注FPGA技术江湖,在"闯荡江湖"."行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢. ...
基于FPGA的EEPROM读写（IIIC 接口协议）
笔者使用的是黑金AX309的开发板,其板载了一块有一个 IIC 接口的 EEPROM 芯片 24LC04(data sheet),容量大小为 4Kbit.这里先简单总结下一般的存储器件,然后介绍IIC ...
基于FPGA低频方波测量-频率与占空比
题目要求设计基于FPGA的低频方波频率.占空比测量仪.实时测量输入方波信号的频率与占空比. 指标要求 1) 输入方波频率1Hz~1kHz:幅度VH=3V, VL=0V 2) 测量误差优于10-4:显 ...
基于FPGA的SNR噪声分析
对于移相波束形成的抗噪声性能分析,我们主要通过对系统在不同的SNR信噪比下进行仿真分析.这里FPGA的几个主要仿真参数:入射角为5度,FFT变换长度为256,将FPGA系统分别在没有噪声,SNR为-1 ...
m基于FPGA的积分梳状CIC滤波器verilog设计
目录 1.算法描述 2.仿真效果预览 3.verilog核心程序 4.完整FPGA 1.算法描述积分梳状滤波器,是指该滤波器的冲激响应具有如下形式: 其物理框图如图所示: 可见,CIC滤波器是由两部 ...
【FPGA,MPPT】基于FPGA的MPPT最大功率跟踪系统verilog开发
1.软件版本 MATLAB2019a,ISE14.7 2.本算法理论知识 MPPT,我们采用的是 FPGA的设计结构如下: 这里, 第一,使用MATLAB模拟出光伏设备PV输出的电流和电压数据,尽量贴 ...
基于FPGA的以太网UDP协议实现过程记录
基于FPGA的以太网的 UDP协议的学习笔记一.完整的以太网数据部分包括以下几部分: 前导码帧起始界定符以太网帧头 IP首部 UDP首部 UDP数据(有效数据) CRC校验字节二.针对每一部分 ...
基于FPGA的智力抢答器设计
配套FPGA开发板(含该设计的工程代码):https://item.taobao.com/item.htm?spm=a1z10.1-c.w4004-4676525296.4.6e8950ed57YPh ...

基于FPGA的网络系统仿真分析

基于FPGA的网络系统仿真分析相关推荐

最新文章

热门文章