PCB模块化设计10——PCI-E高速PCB布局布线设计规范
- 1、PCI-E管脚定义
- 2、PCI-E叠层和参考平面
- 3、 PCB设计指南
- - 1、阻抗要求
  - 2、线宽线距
  - 3、长度匹配
  - 4、走线弯曲角度
  - 5、测试点、过孔、焊盘
  - 6、AC去耦电容放置方法
  - 7、金手指和连接器的注意事项
  - 8、其他的注意事项

PCB模块化设计10——PCI-E高速PCB布局布线设计规范

PCI-E是英特尔在2001年提出的一种取代以前的PCI、AGP的计算机内部互联总线标准。特点是串行（以前的ISA、PCI、AGP等都是并行的），并且支持1到32条通道（然而常见的最长的就是显卡上最常用的X16）。

几种PCI-E速度表

1、PCI-E管脚定义

有4种接口尺寸，每种接口的1到11对引脚都是一样的，剩下的是差分数据线和时钟，数据线数量不同对应的PCIe尺寸也不一样，X1的PCIe板子可以插在X4的插槽上。

由于PCI-E传输的信号是差分信号，所以这里有必要讲解一下差分线的定义：

相位信号和单端信号对比：传统的单端信号通过相对于地线的电势差的高低来传递，所以只需要一根地线就可以，传递几路信号只需要相应数量的信号线就可以了；而差分信号使用一根公共地线（电势为0），传输一路信号时，需要两根信号线，一根相对于地线的电压是正的（电势为正），另一根电压为负的（电势为负），绝对值相同（相位相差180度），用两根信号线的电势差高低来传递信号，只不过传递两个信号，假如一根信号线为3.3V，另一根信号线就是-3.3V，地线是0。这种看似浪费线的传输方式其实有很多优势：第一，因为地线是可以控制的，所以不会因为线长带来的压降而导致地线的差异，进而可以降低传输的电压来降低功耗（早期的AGP 2X的工作电压高达5V，而现在的PCI-E已经低于1.5V了）；第二，因为电磁干扰对差分信号两根信号线的影响几乎相同，即使有干扰，高电势依然相对于低电势高，而单端信号则可能因为干扰而将低电势变成高电势，导致传输错误，因此差分信号抗干扰性强。现在，大多数高速串行接口都采用了差分信号，比如USB3.0/3.1、PCI-E、HDMI、以太网等。

2、PCI-E叠层和参考平面

一般的PC主板设计成4层叠层，而服务器，工作站和移动系统主板多使用6层或是更多层的叠层。
插卡可以使用4层或是6层叠层。使用0.5OZ的镀铜微带线和1OZ的铜带状线。
插卡的整体电路板的厚度必须是 0.062inch。移动平台的PCB厚度可以是0.062inch或是0.050inch。
为了尽可能的减少损耗和抖动预算，最重要的考虑因素是设计的目标阻抗，而且要保持阻抗的公差足够小。更厚的介质层和更宽的走线将会减少损耗。
微带差分线会比带状差分线产生更大的阻抗变化。
信号对应避免参考平面的不连续，譬如分割和空隙。
当信号线变化层时，地信号的过孔应放得靠近信号过孔。
对每对信号的建议是至少放 1 到 3 个地信号过孔。还有永远不要让走线跨过平面的分割。

3、 PCB设计指南

1、阻抗要求

PCI Express的连接走线阻抗在4层或6层板时必须保持100Ω差分/60Ω单端;而对8层或10层板阻抗为85Ω差分/55Ω单端。

2、线宽线距

差分信号的内部耦合和增加与周边的信号间距有助于减少有害串扰的影响和电磁干扰（EMI）的影响。在微带情况下，差分线的宽度是5mil，差分对中的2条走线的间距是7mil。差分对中信号线中有100mil或超过 100mil 其信号线间距超过7mil，那么可以把信号线走成7mil的线宽。在带状情况下，差分线的宽度是 5mil，差分对
中的 2 条走线的间距是 5mil。差分对之间的距离和差分对和所有非的 PCI Express信号的距离是20mils 或介质的厚度的4倍，选择其中更大的。如果非PCI Express信号电压明显高于或者非 PCI Express 信号边缘比PCI Express 信号边缘快的话，2者的空间应增加至30 mil，以避免耦合。

3、长度匹配

差分对中2条走线的长度的差距限制在最多5mil。
每一部分都要求长度匹配，与任何长度的增加（典型的是“蛇形线”部分）为差分线长度匹配而增加的任何长度的走线应放在不匹配出现的位置。
没有传输差分对和接收差分对长度匹配的要求（即只要求差分线内部而不是不同的差分对之间要求长度匹配）。

4、走线弯曲角度

应尽量不使用弯曲，因为弯曲会给系统引入共模噪声，而这将影响差分对的信号完整性和 EMI.
弯曲的痕迹应≥135°。更严格的弯曲应避免的影响，因为他们的损失和抖动预算预算。
走线的弯曲应该≥135°。应该避免小角度的弯曲因为这样的话，将会影响到损耗和抖动预算。
如果使用了弯曲，推荐使用下面的指南，以避免小角度弯曲。参见下图。
1.使所有走线的弯曲角度（α）≥135°。
2.保持走线间距（ A ）≥ 20 mil。
3.片段，譬如B和C，其侧翼有一个弯曲，其长度应该≥1.5 倍走线的宽度。

为了最小化长度的不匹配，左弯曲的数量应该尽可能的和右弯曲的数量相等。
当一段蛇形线用来和另外一段走线来进行长度匹配，如下图所示，每段长弯折的长度必须至少有15mil（3 倍于 5mil 的线宽）。
蛇形线弯折部分和差分线的另一条线的最大距离必须小于小于正常差分线距的 2 倍。

当使用多重弯曲布线到一个管脚或是一个 BGA 的焊球是非匹配部分的长度应该≤45mil。如下图所示：

5、测试点、过孔、焊盘

信号过孔影响整体的损耗和抖动预算。每一个过孔对可能会增加0.25 分贝的损失。
还有过孔可能会限制最大的走线长度。
在 TX 差分对中最多可以使用四个过孔对。
而在 RX 差分对中最多只可以使用 2 个过孔对。
过孔应该有一个 25 mil 或更小的焊盘，
并且其完成内孔径为 14 mil 或更小。
两个过孔必须放成在一位置上互相对称的。
测试点（可以是过孔，焊盘或是元件）及探针脚应置于对称的系列。
不应当在差分对引入 stub。下图说明了正确和不正确的放置。

6、AC去耦电容放置方法

PCI Express 需要在发射端和接收端之间交流耦合。
差分对两个信号的交流耦合电容必须有相同的电容值，相同的封装尺寸，并且位置对称。
如果可能的话，TX 应该在顶层走线。电容值必须介于 75nF 到 200nF 之间（最好是 100nF）。
推荐使用0402 的封装，但 0603 是可接受的。不允许使用插件封装。
差分对的两个信号线的电容器输入输出走线应当对称的。
追踪分离垫路由必须尽量减少，为了优化差分信号对之间的紧耦合，走线分离到焊盘的的长度应该尽可能的短。

7、金手指和连接器的注意事项

参考平面的边缘手指垫应予删除，以满足阻抗的目标。这些飞机应去掉沿整个长度手指的边缘部分。
这两个痕迹的差分对线路应该成为一个领域的连接器引脚从同一层。
为了满足阻抗目标，在边缘金手指下面的参考平面应该被删除掉。
而且整个金手指下面的参考片面都要完全删除掉。
差分对的 2 个信号应该在同一层上布线连接到连接器的管脚上。

8、其他的注意事项

1、差分对反相满足3W间距，同相满足5W间距。

2、PCI-E差分线的正负两条线长度要满足匹配要求，但是差分线之间的长度并不需要匹配。

3、极性确保相反。

4、PCI-E并不支持LANE的翻转。

5、PCI-E芯片，尤其是PCIE信号线的PCB反面，应尽量避免走高频信号线，最好全GND地铺铜。

6、在PCB设计时，应该在PCIE芯片的每对电源管脚附近放置一个0.1uF左右的高频退藕电容，离芯片不能太远。

7、连接PCIE芯片的电源或者GND走线上的过孔使用大过孔、双过孔或者双回路电源。

8、将PCIE的PESET#引脚信号的金手指设计与PRSNT1#长度差不多的金手指。

9、金手指部分不允许铺铜覆盖，要每一层都进行挖铜处理。