计算机组成原理与完整系统结构

西安财经学院信息学院

《计算机组成原理与系统结构》 实验报告

实验名称 运算器实验、通用寄存器实验、移位寄存器实验 实验室实验楼418

实验日期 2012-11-27 2012-11-29 2012-12-4

一、实验目的及要求

1．掌握简单运算器的数据传输方式，验证运算功能发生器74LS181及进位控制的组合功能。

2．熟悉通用寄存器的概念、通用寄存器的组成和硬件电路。

3．了解移位寄存器的硬件电路，验证移位控制与寄存的组合功能，利用寄存器进行数据传输。

二、实验环境

Dais-CMH＋/CMH计算机组成原理实验箱 一台

三、实验原理

(一)运算器实验

实验中所用的运算器数据通路如图1-1所示。其中运算器由两片74LS181以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门(74LS245)以8芯扁平线方式和数据总线相连，运算器的2个数据输入端分别由二个锁存器(74LS273)锁存，锁存器的输入亦以8芯扁平线方式与数据总线相连，数据开关(INPUT DEVICE)用来给出参与运算的数据，经一三态门(74LS245)以8芯扁平线方式和数据总线相连，数据显示灯(BUS UNIT)已和数据总线相连，用来显示数据总线内容。图1-1中T2、T4为时序电路产生的节拍脉冲信号，通过连接时序启停单元时钟信号“”来获得，剩余均为电平控制信号。进行实验时，首先按动位于本实验装置右中侧的复位按钮使系统进入初始待令状态，在LED显示器闪动位出现“P.”的状态下，按【增址】命令键使LED显示器自左向右第4位切换到提示符“L”，表示本装置已进入手动单元实验状态，在该状态下按动【单步】命令键，即可获得实验所需的单脉冲信号，而LDDR1、LDDR2、ALU-B、SW-B、S3、S2、S1、S0、CN、M各电平控制信号用位于LED显示器上方的26位二进制开关来模拟，均为高电平有效。

图1-1　运算器电原理图

实验中所用的通用寄存器数据通路如图-2所示。由三片8位字长的74LS374组成R0、R1、R2寄存器组成。三个寄存器的输入接口用一8芯扁平线连至BUS总线接口，而三个寄存器的输出接口用一8芯扁平线连至BUS总线接口。图中R0-B、R1-B、R2-B经CBA二进制控制开关译码产生数据输出选通信号(详见表-1)，LDR0、LDR1、LDR2为数据写入允许信号，由二进制控制开关模拟，均为高电平有效；T4信号为寄存器数据写入脉冲，上升沿有效。在手动实验状态(即“L”状态)每按动一次【单步】命令键，产生一次T4信号。

图-2　通用寄存器单元电路

表-1　通用寄存器单元选通真值表C

B

A

选择

1

0

0

R0-B

1

0

1

R1-B

1

1

0

R2-B

图-3　带进位移位寄存器电原理图

上图所示，使用了一片74LS299作为移位发生器，其中8位输入／输出端以8芯扁平线连接形式和总线接口连接。299-B信号控制其使能端(0有效)，T4为时序节拍脉冲，实验时按【单步】命令键产生。由S0 、S1、M 控制信号设置其运行状态，其控制特性列表如下：表-2

299-B

S1

S0

M

功　　能

0

0

0

任意

保持

0

1

0

0

循环右移

0

1

0

1

带进位循环右移

0

0

1

0

循环左移

0

0

1

1

带进位循环左移

任意

1

1

任意

装数

说明：令CBA=011时表中299-B=0。

图1-　实验连线示意图

按图1-所示，连接实验电路：

① 总线接口连接：用8芯扁平线连接图1-中所有标明“”或“”图案的总线接口。

② 控制线与时钟信号“”连接：用双头实验导线连接图1-中所有标明“”或“”图案的插孔(注：Dais-CMH的时钟信号已作内部连接)。

图-5　实验连线示意图

按图-5所示，连接实验电路：

① 总线接口连接：用8芯扁平线连接图-5中所有标明“”或“”图案的总线接口。

② 控制线与时钟信号“”连接：用双头实验导线连接图-5中所有标明“”或“”图案的插孔(注：Dais-CMH的时钟信号已作内部连接)。

图-6　实验连线示意图

按图-6所示，连接实验电路：

① 总线接口连接：用8芯扁平线连接图-6中所有标明“”或“”图案的总线接口。

② 控制线与时钟信号“”连接：用双头实验导线连接图-6中所有标明“”或“”图案的插孔(注：Dais-CMH的时钟信号已作内部连接)。

(一)运算器实验

(一)算术运算实验

⑴ 写操作(置数操作)

拨动二进制数据开关向DR1和DR2寄存器置数，具体操作步骤如下：

注：【单步】键的功能是启动时序电路产生T1~T4四拍单周期脉冲图1-　⑵ 读操作(运算寄存器内容送总线)首先关闭数据输入三态控制端(SW-B=0)，存储器控制端CE保持为0，令LDDR1=0、LDDR2=0，然后打