电路结构

电路对于SCAN不友好的地方在于 resetn不可控，两种解决手段
(1) 改代码：或者RTL设计人员修改，或者DFT工具 autofix (本文使用autofix)
(2) 改pattern：利用初始化序列控制住resetn不复位。

RTL

module ssug (in1, in2, clk, cdn, out1, out2);
input in1, in2, clk, cdn;
output out1, out2;
reg ff_a, ff_b, ff_c, ff_d;
wire resetn;
always @(posedge clk) begin
ff_b <= ff_a;
ff_a <= cdn;
end
assign resetn = cdn & ff_b;
always @(posedge clk or negedge resetn) begin
if (!resetn) begin
ff_c <= 1’b0;
ff_d <= 1’b0;
end
else begin
ff_c <= in1;
ff_d <= in2;
end
end
assign out1 = ff_c;
assign out2 = ff_d;
endmodule

脚本

set_app_var search_path “…/ref …/ref/db ./rtl ./”
set_app_var target_library “sc_max.db”
set_app_var link_library “* sc_max.db dw_foundation.sldb”
set synthetic_library {dw_foundation.sldb}
set hdlin_enable_rtldrc_info true;
read_verilog rtl/ssug.v
current_design ssug
link
create_clock -name clk [get_ports clk] -period 100
compile -scan

write -format ddc -hierarchy -output results/ssug.scan.ddc
write -format verilog -hierarchy -output results/ssug.scan.no_protocol.vg

set_dft_signal -view existing_dft -type ScanClock -timing [list 45 55 ] -port clk
set_dft_signal -view existing_dft -type Constant -active_state 1 -port cdn
create_test_protocol
write_test_protocol -output first.spf
write -format verilog -hierarchy -output results/ssug.scan.protocol.vg

结果

（1）如果没有处理resetn
dft_drc

Begin Pre-DFT violations...
Warning: Reset input CDN of DFF ff_c_reg was not controlled. (D3-1)
Information: There is 1 other cell with the same violation. (TEST-173)
Pre-DFT violations completed...SEQUENTIAL CELLS WITH VIOLATIONS*   2 cells have test design rule violations
SEQUENTIAL CELLS WITHOUT VIOLATIONS*   2 cells are valid scan cells

（2）没有test协议之前，
scan netlist

module ssug ( in1, in2, clk, cdn, out1, out2 );input in1, in2, clk, cdn;output out1, out2;wire   ff_b, ff_a, n7;sdnrq1 ff_a_reg ( .D(cdn), .SD(1'b0), .SC(1'b0), .CP(clk), .Q(ff_a) );sdnrq1 ff_b_reg ( .D(ff_a), .SD(1'b0), .SC(1'b0), .CP(clk), .Q(ff_b) );sdcrq1 ff_c_reg ( .D(in1), .SD(1'b0), .SC(1'b0), .CP(clk), .CDN(n7), .Q(out1) );sdcrq1 ff_d_reg ( .D(in2), .SD(1'b0), .SC(1'b0), .CP(clk), .CDN(n7), .Q(out2) );an02d1 U9 ( .A1(ff_b), .A2(cdn), .Z(n7) );
endmodule

（3）建立test协议之后
scan netlist

module ssug ( in1, in2, clk, cdn, out1, out2, test_si, test_so, test_se );input in1, in2, clk, cdn, test_si, test_se;output out1, out2, test_so;wire   ff_b, ff_a, n7;assign test_so = ff_b;sdnrq1 ff_a_reg ( .D(cdn), .SD(test_si), .SC(test_se), .CP(clk), .Q(ff_a) );sdnrq1 ff_b_reg ( .D(ff_a), .SD(ff_a), .SC(test_se), .CP(clk), .Q(ff_b) );sdcrq1 ff_c_reg ( .D(in1), .SD(1'b0), .SC(1'b0), .CP(clk), .CDN(n7), .Q(out1) );sdcrq1 ff_d_reg ( .D(in2), .SD(1'b0), .SC(1'b0), .CP(clk), .CDN(n7), .Q(out2) );an02d1 U9 ( .A1(ff_b), .A2(cdn), .Z(n7) );
endmodule

如果没有修正，虽然可以插入scan,但是DRC问题依然。

（4）set_dft_configuration -fix_reset enable之后
preview_dft

************ Test Point Plan Report ************
Total number of test points  : 1
Number of Autofix test points: 1
Number of Wrapper test points: 0
Number of test modes         : 1
Number of test point enables : 0
Number of data sources       : 1
Number of data sinks         : 0
**************************************************

insert_dft

module ssug ( in1, in2, clk, cdn, out1, out2, test_si, test_so, test_se, data_source, test_mode );input in1, in2, clk, cdn, test_si, test_se, data_source, test_mode;output out1, out2, test_so;wire   ff_b, ff_a, n15, n16;sdnrq1 ff_a_reg ( .D(cdn), .SD(test_si), .SC(test_se), .CP(clk), .Q(ff_a) );sdnrq1 ff_b_reg ( .D(ff_a), .SD(ff_a), .SC(test_se), .CP(clk), .Q(ff_b) );sdcrq1 ff_c_reg ( .D(in1), .SD(ff_b), .SC(test_se), .CP(clk), .CDN(n15), .Q(out1) );sdcrq1 ff_d_reg ( .D(in2), .SD(out1), .SC(test_se), .CP(clk), .CDN(n15), .Q(out2) );an02d1 U9 ( .A1(ff_b), .A2(cdn), .Z(n16) );mx02d0 U10 ( .I0(ff_b), .I1(out2), .S(test_se), .Z(test_so) );mx02d1 U11 ( .I0(n16), .I1(data_source), .S(test_mode), .Z(n15) );
endmodule

全部上链。

DFT compiler极简示例2（使用autofix）相关推荐

DFT Compiler极简示例1
DFT Compiler极简示例1 Test Protocol Example 1 电路结构 RTL 脚本结果 (1)如果不定义in3为常量 (2)没有建立test协议之前,SI/SE是不知道如何连 ...
python实现杨辉三角思路_Python极简代码实现杨辉三角示例代码
Python极简代码实现杨辉三角示例代码杨辉三角,又称贾宪三角形,帕斯卡三角形,是二项式系数在三角形中的一种几何排列. 把每一行看做一个list,写一个generator,不断输出下一行的list ...
第3章 Kotlin语言基础《Kotlin 极简教程》
2019独角兽企业重金招聘Python工程师标准>>> 第3章 Kotlin语言基础掌握基础,持续练习学习任何东西,都是一个由表及里的过程.学习一门编程语言也一样.对于一门编程语 ...
《Kotlin极简教程》第1章 Kotlin简介
第1章 Kotlin简介最新上架!!!< Kotlin极简教程> 陈光剑 (机械工业出版社) 可直接打开京东,淘宝,当当===> 搜索: Kotlin 极简教程 http://ww ...
RepVGG：极简架构，SOTA性能，论文解读
** RepVGG:极简架构,SOTA性能,论文解读 ** 更新:RepVGG的更深版本达到了83.55%正确率!PyTorch代码和模型已经在GitHub上放出.DingXiaoH/RepVGG 2 ...
高效sql性能优化极简教程
一,sql性能优化基础方法论对于功能,我们可能知道必须改进什么:但对于性能问题,有时我们可能无从下手.其实,任何计算机应用系统最终队可以归结为: cpu消耗内存使用对磁盘,网络或其他I/O设备的 ...
csvtk：高效命令行版极简dplyr
写在前面什么时候写 csvtk 呀,csvtk 也借鉴了些 datamash 的东西. 之前写 datamash 的使用教程 linux 极简统计分析工具 datamash 必看教程,收到了一位读者 ...
RepVGG：极简架构，SOTA性能，让VGG式模型再次伟大 | CVPR-2021
作者 | 丁霄汉编辑 | 李梦佳 2020年B站年度弹幕是"爷青回".一定有很多瞬间,让你感觉"爷的青春回来了".在这个卷积网络各种超参精确到小数点后三位的时 ...
AI Studio ：利用Paddle框架中的极简框架识别MNIST
简介: ※通过测试网络上的这个极简的Paddle识别MNIST程序,也就是使用了一个非常简单的线性回归网络,初步熟悉了Paddle下的网络架构方式.对于如果从numpy到Paddle的tensor转 ...
Kotlin极简教程：第4章基本数据类型与类型系统
原文链接:https://github.com/EasyKotlin 到目前为止,我们已经了解了Kotlin的基本符号以及基础语法.我们可以看出,使用Kotlin写的代码更简洁.可读性更好.更富有生产 ...

DFT compiler极简示例2（使用autofix）

DFT compiler极简示例2

电路结构

RTL

脚本

结果

DFT compiler极简示例2（使用autofix）相关推荐

最新文章

热门文章