试用一片3-8译码器74LS138和其它必要的门电路设计一个一位全加器, 被加数为Ai, 加数为Bi, 低位来的进位为Ci-1, 本位和为Si, 本位对高位的进位为Ci
(1)根据题目的描述, 列出真值表.
| 一位全加器真值表 | ||||
| Ai | Bi | Ci-1 | Si | Ci |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
(2)写出Si和Ci的表达式.
Si(Ai,Bi,Ci-1)=∑m(1,2,4,7)=m1+m2+m4+m7.
Ci(Ai,Bi,Ci-1)=∑m(3,5,6,7)=m3+m5+m6+m7.
(3)画出电路原理图.
Si(Ai,Bi,Ci-1)=∑m(1,2,4,7)=m1+m2+m4+m7=((m1+m2+m4+m7)')'=(m1'·m2'·m4'·m7')'=(Y1'·Y2'·Y4'·Y7')'.
Ci(Ai,Bi,Ci-1)=∑m(3,5,6,7)=m3+m5+m6+m7=((m3+m5+m6+m7)')'=(m3'·m5'·m6'·m7')'=(Y3'·Y5'·Y6'·Y7')'.
试用一片3-8译码器74LS138和其它必要的门电路设计一个一位全加器, 被加数为Ai, 加数为Bi, 低位来的进位为Ci-1, 本位和为Si, 本位对高位的进位为Ci相关推荐
- 用二—十进制编码器74LS147、译码器74LS249、七段数码管显示器组成一个1位数码显示电路，当0-9十个输入端中有一个接地时，显示相应数码；
一.题目描述: 用二-十进制编码器74LS147(反码输出).译码器74LS249(原码输入,输出高电平有效).七段数码管显示器组成一个1位数码显示电路,当0-9十个输入端中有一个接地时,显示相应数 ...
- Verilog实现一个8位带进位全加器
项目简介: 用Verilog语言实现一个8位带进位全加器.顶层采用结构描述的方法用8个1位全加器来实现一个8位带进位全加器,底层的1位全加器采用行为描述的方法来实现. 代码实现: /*-------- ...
- 数电实验（三）利用3线-8线译码器74LS138和与非门设计一个表决电路
数电实验(三)利用3线-8线译码器74LS138和与非门设计一个表决电路 要求: 设计一个表决电路, 当控制端M=0时,输入端A.B.C一致同意时,输出F为1,否则输出为0:当控制端M=1时,输入端A ...
- 【课程设计｜C++】设计一个哈夫曼编码器/译码器设计
目录 前言 设计一个哈夫曼编码器/译码器设计 [基本功能] [基本要求] 代码 实验结果 结语 前言 Hello! 非常感谢您阅读海轰的文章,倘若文中有错误的地方,欢迎您指出- 自我介绍 ଘ(੭ˊ ...
- 试用与非门和异或门设计一个组合逻辑电路来判断输入的四位二进制数能否被5整除(0可被5整除), 若可被整除则输出F=1, 否则F=0(山东大学二〇二〇年数字电路906综合题第4题)(全网第一手资料)
(15分)4.试用与非门和异或门设计一个组合逻辑电路来判断输入的四位二进制数能否被5整除(0可被5整除), 若可被整除则输出F=1, 否则F=0. 根据题目的描述, 可以得到本题的真值表. 第4题真值 ...
- 试用海龟turtle 画图画出以下图形（图形的上方为一个正三角形，下方为正方形，边长均为200像素）
试用海龟turtle 画图画出以下图形(图形的上方为一个正三角形,下方为正方形,边长均为200像素) #画一个3等边三角形 def draw_tri(length):turtle.forward(le ...
- 试用D触发器和4选1数据选择器74153设计一个双向3位移位寄存器, 具体要求见下表(A、B为控制端), 左移串行输入信号为L, 右移串行输入信号为R
A B 输出 0 0 保持原状态 0 1 右移 1 0 左移 1 1 清零 根据题目的要求, 绘制状态表. 三位双向移位寄存器状态表 A B Q0* Q1* Q2* 输出 0 0 Q0 Q1 Q2 保 ...
- 哈夫曼编码/译码器：设计一个哈夫曼编码/译码系统，对一个文本文件中的字符进行哈夫曼编码，生成编码文件；反过来，可将一个编码文件译码还原为一个文本文件(.txt)。要求：① 输入一个待压缩的文本文件名
目录 1.实验题目 2.概要设计 2.1 问题分析 2.2 流程图 2.3 功能模块 3.详
- 试用74LS194加74151设计一个从Q3端输出100111序列信号的序列信号发生器, 要求能够自启动, 电路越简单越好
对于序列信号100111, 选择三位: 100->001->011->111->111->110->100->...... 有重复状态出现, 不能作为设计方案 ...
最新文章
- Pimple - 一个简单的 PHP 依赖注入容器
- C语言操作MySQL-----又一个小技巧
- 大唐波斯将军 机器人_你的工作会被机器人取代吗？ 作者：大唐波斯将军2015-04-08 09:34...
- ./configure: error: the HTTP gzip module requires the zlib library.
- vb 根据pid获取句柄_C++中避免返回指向对象内部的句柄(handles)
- 信息学奥赛C++语言： 开关灯1
- 软件定义网络文章列表
- 赵雅智_Swift（2）_swift常量和变量
- PyTorch 1.0 文档翻译活动期待大家的参与 | ApacheCN
- JavaScript get set方法 ES5 ES6写法
- phpredis 报错 “Function Redis::setTimeout() is deprecated” 解决方法
- 用c 语言写出五子棋的代码,C语言案例：控制台版本的五子棋游戏【代码】
- Android Multimedia框架总结（三）MediaPlayer中创建到setDataSource过程
- 安装jdk-linux-i586.rpm.bin
- 新版中日交流标准日本语|百度云盘免费下载
- Python爬虫：斗鱼TV
- iOS：iOS 的 APP 如何适应 iPhone 5s/6/6Plus 三种屏幕的尺寸？
- 30天自制操作系统——第二十四天增加命令行窗口
- S7-1500 PLC编程
- Neighbourhood Consensus Networks（NIPS 2018）特征点检测与匹配论文笔记