试用D触发器和4选1数据选择器74153设计一个双向3位移位寄存器, 具体要求见下表(A、B为控制端), 左移串行输入信号为L, 右移串行输入信号为R

A	B	输出
0	0	保持原状态
0	1	右移
1	0	左移
1	1	清零

根据题目的要求, 绘制状态表.

三位双向移位寄存器状态表
A	B	Q0*	Q1*	Q2*	输出
0	0	Q0	Q1	Q2	保持
0	1	R	Q0	Q1	右移
1	0	Q1	Q2	L	左移
1	1	0	0	0	清零

根据状态表, 绘制状态激励表.

三位双向移位寄存器状态激励表
A	B	D0	D1	D2	输出
0	0	Q0	Q1	Q2	保持
0	1	R	Q0	Q1	右移
1	0	Q1	Q2	L	左移
1	1	0	0	0	清零

根据绘制好的状态激励表, 用74153实现D0、D1和D2的逻辑函数.

由上述分析, 绘制出电路的原理图.

试用D触发器和4选1数据选择器74153设计一个双向3位移位寄存器, 具体要求见下表(A、B为控制端), 左移串行输入信号为L, 右移串行输入信号为R相关推荐

用D触发器和必要的门电路设计一个2位双向移位寄存器. 具体要求见下表(A、B为控制端), 左移串行输入信号为L, 右移串行信号为R
A B 输出 0 0 保持原状态 0 1 右移 1 0 左移 1 1 清零在开始分析前, 我们要理清以下四个概念: ①保持原状态: 在下一系统CLK信号来临时, 寄存器状态不变. ②右移: 设寄存器 ...
VHDL四选一数据选择器和基本触发器的设计
主要内容: 本设计主要是利用超高速硬件描述语言VHDL对四选一数据选择器和基本触发器电路进行编程实现. 四选一数据选择器应该具备的功能:在选择信号的作用下,从输入通道中选择某一个通道的数据作为输出. ...
Verilog——74HC151八选一数据选择器并扩展为16选1数据选择器
Verilog--74HC151八选一数据选择器并扩展为16选1数据选择器 74HC151的仿真设计思路采用行为级建模,根据74HC151八选一数据选择器的功能表编程即可. 代码实现设计模块 / ...
VHDL实验一：2选1数据选择器（绘制原理图）
一.实验要求 2选1数据选择器输入信号:两个数据源a和b,选择端s.输出信号:选择输出端y.利用选择端s对输出端进行控制.达到2选1数据选择器的效果. 二.实验内容 1．二选一数据选择器的原理图: ...
FPGA（3）验证数字逻辑（与门、与非门、二选一数据选择器、2-4译码器、半加器、全加器）
目录一.验证与门二.验证与非门三.验证二选一数据选择器四.验证2-4译码器五.验证半加器六.验证全加器 0.初始化定义 1.第一个半加器 2.第二个半加器 3.得到最终进位Co 代码 0决 ...
Verilog二选一数据选择器
//二选一数据选择器module mux2_1(a0,a1,s,f) input a0,a1,s; output f;//默认是wire(线)变量 assign f=(s)?a1:a0;//assig ...
FPGA（1）--VHDL--6选1数据选择器
文章目录一.实验目的二.实验内容三.实验设计四.实验结果及仿真五.实验思考与总结一.实验目的掌握用VHDL语句进行组合电路设计的方法,并熟悉程序的编译.调试与波形图的仿真. 二.实验内容 ...
Quartus II使用说明（Verilog HDL二选一数据选择器）
<可编程数字逻辑电路设计>课程中Quartus II软件的使用说明 VHDL和Verilog HDL不一样. 1.新建文件夹,里面包含5个子文件夹(doc/img/prj/rtl/test ...
4片74151扩展为32选1数据选择器
在做较为复杂的电路设计时, 比如设计过程包含对于5变量逻辑函数的实现, 此时若用大量的逻辑门来实现, 那无疑是耗时耗力的: 若直接用32选1数据选择器进行实现, 则只需对照真值表来接线即可, 这样免去 ...

试用D触发器和4选1数据选择器74153设计一个双向3位移位寄存器, 具体要求见下表(A、B为控制端), 左移串行输入信号为L, 右移串行输入信号为R

试用D触发器和4选1数据选择器74153设计一个双向3位移位寄存器, 具体要求见下表(A、B为控制端), 左移串行输入信号为L, 右移串行输入信号为R相关推荐

最新文章

热门文章