堆栈verilog设计实现及仿真

堆栈顶层模块设计代码如下：

使用verilog设计实现堆栈的写入和读出功能

工程及仿真如下：

代码设计如下：

module stack(input wire clk, reset, push, pop, input wire [15:0] value_in, output wire [15:0] value_out, output wire full, empty);
wire is_7, is_7_reg, is_0, is_0_reg, write_push, write_pop, top_write_enable, carry_a, carry_s;
wire [2:0] top, inc, dec, inc_dec;
wire [15:0] d_care;
regr_1 reg1(clk, reset, is_7, is_7_reg);
//push
mux2 push_checker(push, 1’b0, is_7_reg, write_push);

regs_1 reg2(clk, reset, is_0, is_0_reg);
//pop
mux2 pop_checker(pop, 1'b0, is_0_reg, write_pop);or2 top_reg_writer(write_pop, write_push, top_write_enable);
reg_3 top_reg(clk, reset, top_write_enable, inc_d

堆栈verilog设计实现及仿真相关推荐

Verilog设计实例（8）按键防抖设计之软件防抖
博文目录写在前面正文背景介绍及回顾单个按键单按键的其他设计版本多个按键写在最后参考资料交个朋友写在前面个人微信公众号: FPGA LAB 个人博客首页注:学习交流使用! 正文 ...
Verilog设计实例（7）基于Verilog的数字电子钟设计
博文目录写在前面正文设计要求设计思想设计文件仿真文件参考资料交个朋友写在前面前段时间,有几个小伙伴向我请教数字电子钟设计的问题,这个问题我在之前的BCD计数器以及数码管显示问题中已 ...
Verilog设计实例（3）基于Verilog的单端口同步读写RAM设计
文章目录写在前面正文电路设计行为仿真交个朋友写在前面为什么要写单端口同步读写RAM呢? 没有那么多为什么?就是因为简单.基础,能清晰说明单端口RAM的原理,顺手给出设计,也能说明你的设计 ...
Verilog设计实例（2）一步一步实现一个多功能通用计数器
博文目录写在前面正文普通的二进制计数器电路设计行为仿真普通的格雷码计数器电路设计行为仿真 LFSR 电路设计行为仿真多功能计数器电路设计行为仿真生成语句实现方式电路设计行 ...
（26）System Verilog设计自动饮料机
(26)System Verilog设计自动饮料机 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog设计自动饮料机 1.自动饮料机基础知 ...
（27）System Verilog设计UART接收
(27)System Verilog设计UART接收 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog设计UART接收 1.UART接收 ...
（28）System Verilog设计UART发送
(28)System Verilog设计UART发送 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog设计UART发送 1.UART发送 ...
（29）System Verilog设计SPI接收
(29)System Verilog设计SPI接收 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog设计SPI接收 1.SPI接收基础知 ...
（30）System Verilog设计SPI发送
(30)System Verilog设计SPI发送 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog设计SPI发送 1.SPI发送基础知 ...

堆栈verilog设计实现及仿真

堆栈verilog设计实现及仿真相关推荐

最新文章

热门文章