数字电子技术课设--频率计
有一个设计频率计的题目,给出了一个链接:
http://wenku.baidu.com/view/d3cf8aaad1f34693daef3e24.html
文中是纯粹用数字电路芯片组成一个频率计,这个工作量,可是不小。
测量频率,有两种方法:计数法、测周法。
由于误差的原因,在信号频率较高时,要使用计数法,频率很低,则应该采用测周法。
一般情况下,信号频率都较高,而且计数法也比较简单,所以在讨论频率计时,都是使用计数法。
所谓计数法,是在一秒钟内,统计出信号脉冲的个数。把个数显示出来,就是信号的频率。
在文库中的这篇文章,有些烦琐,做而论道依此进行了改造,设计一个比较简单的电路。
74LS90 是一个异步二-五-十进制集成计数芯片。
可以轻易的用它构成一个十进制计数器,电路如下所示。
http://xiangce.baidu.com/picture/detail/c315e22e4a86c512b00821f57df9ba6351771cea
1.计数
74LS90 的 Q0 必须连接到 CKB。图中的 k1,按一下,产生的下降沿,即可使 74LS90 加一。
加到了 1001,再按下 k1,74LS90 将自动清零。
个位的 Q3 清零时出现的下降沿,可以用来控制十位的计数器加一。
2.锁存、译码、显示
计数过程中,数字不停的变化,难以观察,为此,在电路中加上了一个八 D 锁存器 74LS273。
按一下 k2,松开时产生的上升沿即可使 74LS273 锁存住当时的计数值。
锁存器后面的译码、显示,都是常见的电路,就不用多说了。
3.清零
74LS90 的两个 R0 端,是用来清零的。
因为它们是高电平有效,所以,用一个电阻接地,那么,平时就是低电平。
当需要清零时,就可以按一下 k3,此时出现的高电平,就会使 74LS90 清零。
在松开 k3 的时刻,两个 R0 端,即为下降沿,从这时起,74LS90 就开始计数。
看清楚这个时序了吗?
应该是:k3 高电平(清零) → k3 下降(开始对 k1 计数) → k2 上升(锁存显示)。
对这个时序进行观察、分析,做而论道发现:
k3、k2 可以连在一起,用同一个脉冲来控制。
过程如下图所示:
http://xiangce.baidu.com/picture/detail/0049b209e300a41f0610c78cd24f12c233e76344
这个波形的低电平持续时间为一秒,应该精确一些。高电平的时间,稍稍有一些即可,精度要求不高。
这个波形可以用时基电路 555 来产生。
555 的多谐振荡器电路在下图中的左边。
http://xiangce.baidu.com/picture/detail/0024a1147ff9ba630b04f030c1d05f07610f10ea
因为 555 输出波形的高电平时间,比低电平的时间长,为此,加上了一个反相器,即可产生清零、计数、锁存所需要的波形。
经过计算、调整,确定下来 R2、R3 和 C2 的数值如图所示。
在图中,被测信号的频率是 1.25 kHz,右边的显示的测量结果,也是 1250Hz。
更改了信号的频率,显示也能够随之变化,这说明,测量方案是正确的,并且,精度也相当的高。
采用做而论道的方案,原文中所说的闸门、单稳态电路,就都不需要了。因此,电路就简化了很多。
如果测量的是非矩形波,且信号幅度较小,那么,前面还应该加上放大、整形电路。
文库的原文,有放大、整形电路,但是,也还有改进的空间。
呵呵,太累了,不多说了。这些改进,就留给读者自己进行吧。
实际上,纯用数字电路芯片组成一个频率计,现在看来,远远比不上用单片机更方便。
数字电子技术课设--频率计相关推荐
- FPGA课程设计——数字电子时钟VERILOG(基于正点原子新起点开发板,支持8位或6位共阳极数码管显示时分秒毫秒,可校时,可设闹钟,闹钟开关,led指示)
2019级电子科学与技术专业FPGA课程设计 报 告 2022 年 5 月 20 日 多功能数字电子钟的设计 摘要 电子设计自动化(EDA)是一种实现电子系统或电子产品自动化设计的技术,使用ED ...
- 山东大学继续教育计算机3,山东大学继续教育数字电子技术基础试题3及答案.doc...
数字电子技术基础模拟卷 3 一 填空. 1 逻辑代数中,基本的运算关系是 与 . 或 和 非 . 2 十进制数27转换成二进制数为 11011 :转换成8421BCD码是 00011011 . 3 在 ...
- 数字电子技术课程设计之基于触发器的三位二进制同步减法计数器无效态000/110
基于触发器的三位二进制同步减法计数器无效态000/110 1 课程设计的目的与作用 掌握用multisim 的电路仿真程序 熟悉同步计数器工作原理和逻辑功能 熟悉计数器电路的分析和设计方法 掌握161 ...
- 数字电路技术可能出现的简答题_2013年9月份考试数字电子技术第二次作业
下载word有问题请添加微信号:xuecool-com或QQ:370150219处理(尽可能给您提供完整文档),感谢您的支持与谅解. 以下是由77cn范文大全为大家整理的2013年9月份考试数字电子技 ...
- 【知识点总结】数字电子技术(数电)
数字电子技术 总结内容: 内容包括: 本逻辑门(与.或.与非.或非.异或门).三态门.OD门(OC门).传输门 .组合逻辑电路的分析方法和设计方法.编码器.译码器.数据选择器.数值比较器.加法器.锁存 ...
- 计算机控制系统课程设计交通灯,太原理工大学数字逻辑课设(交通灯)
<太原理工大学数字逻辑课设(交通灯)>由会员分享,可在线阅读,更多相关<太原理工大学数字逻辑课设(交通灯)(25页珍藏版)>请在人人文库网上搜索. 1.太原理工大学计算机科学与 ...
- MSP430G2553 launchpad 口袋板 口袋实验平台 数字电子日历时钟设计 秒表 闹钟 整点报时 万年历 电子时钟
题10 数字电子日历/时钟设计 设计一个基于MSP430的电子日历和时钟. 基本要求 (1)可通过按键在日历和时间之间切换显示: (2)可由按键调整日期和时间 (3)可整点报时('铆.嘟"声 ...
- 《数字电子技术基础》6.4 时序逻辑电路——设计方法(FSM)有限状态机
前言 <数字电子技术基础>第6.4节学习笔记,本人在编写Verilog时序逻辑代码时,关于这一部分的状态图需要好好学一下. 6.4.1 同步时序逻辑电路的设计方法 一般步骤 一.逻辑抽象, ...
- 基于51单片机的数字电子时钟
基于51单片机的数字电子时钟 单片机课程设计要求使用51单片机完成一个电子时钟,要求满足基本功能的同时增添丰富的功能参考了很多大佬的方案代码才勉强完成,工程文件下载点击此链接欢迎交流.如遇下载问题可以 ...
最新文章
- Redis Sentinel--运维管理
- OverLoad与override的区别
- 第十三节、SURF特征提取算法
- 前端学习(580):打开开发者工具
- 职称计算机技巧集锦,2014职称计算机考试《Excel》使用技巧集锦(4)
- 图像处理-图像增强(三)
- 力扣——盛最多水的容器
- centos7 python2换成python3后,yum报错解决
- iOS 性能优化 -- APP启动时间
- android4.2.2+手机管家,深度清理手机垃圾 腾讯手机管家V4.2评测
- 使用c#实现一个简单绘图软件(绘制矩形、多边形,画笔、橡皮擦功能)的完整教程
- 数据防泄密产品实测对比
- IT程序员的就业前景究竟如何?
- Mybatis generator mapper文件重新生成不会覆盖原文件
- java-php-python-ssm商超销售系统计算机毕业设计
- PHP微信商户支付 - 企业付款到零钱功能(即提现)技术资料汇总
- SCI论文思维导图:写作技巧(2)
- 签了工作之后才发现,自己太草率了.....我看过的关于职业规划最好最全面的一篇文章...
- 什么是Platform SDK?
- MUSIQ: Multi-scale Image Quality Transformer【图像质量评估】
热门文章
- 隐匿在iOS文件系统中的隐私信息
- 合根植物,小猪存钱罐(python)
- 2021NewS美国大学计算机专业,2021年USNEWS美国大学计算机
- UnityWebRequest 下载服务器图片显示红色问号解决方案
- Kaldi安装(Linux环境)
- 程序员中"5%神话";刘未鹏:为什么你应该写博客
- AE基础教程(5)——第5章 时间,快照命令
- WinCC V7.5 连接 S7-1200PLC 步骤
- 57-混沌操作法之我见:三、突破思想.(2015.2.10)
- 物联网专业教学大纲(四年制)