FPGA入门实验试验报告
实验一 项目创建、编译和下载
首先,选择New Project Wizard 新建一个工程,注意工程名称和顶层文件名称相同,如图所示
然后,选择芯片型号 Cyclone III 下484个引脚的EP3C16F484C,然后直接点击Finish完成创建即可
为工程添加.BDF文件,在BDF文件的空白处双击,在出来Symbol 框中输入input、output,并添加input、output引脚,并命名
之后,编译工程,在板子上观察现象。
实验二 译码器组合逻辑
题目:
1、放置2个2-4译码器模块,则总共有2组SW, 每组2个,2组LED,每组4个,每组SW分别控 制其对应的LED组。
2、参照代码,设计一个3-8译码器,完成类似 的拨码开关实验。注意代码中的信号宽度设定。
3、自行查阅手册中的7段译码器管脚对应关系, 用4个拨码开关控制一个7段译码器的数字,从 0-9-A-F,共16个数字和字母
题目1
首先,新建VHDL-Verilog文件,并写一个2-4译码器的moudle,并创建Symbol。
然后,新建BDF文件,将上面创建的2-4译码器添加到文件中,添加输入、输出引脚,进行编译
RTL图为
之后指派引脚,在板子上显示。
题目二
新建工程,添加Verilog文件和BDF文件,写出一个3-8译码器的module,并创建Symbol,代码如图所示:
新建BDF文件,将上面创建的3-8译码器添加到文件中,添加输入、输出引脚
RTL图,如图所示
最后,分配管脚,在板子上观察现象。
题目三
新建工程,添加Verilog文件和BDF文件,并创建Symbol,代码如图所示:
新建BDF文件,将上面创建的添加到文件中,添加输入、输出引脚
RTL图,如图所示
最后,分配管脚,在板子上观察现象。
实验三 计数器、波形仿真、SignalTap
题目
1、参照代码,设计一个0-17的计数器,当 计数值为17的时候,OV输出1,其他输出0, 注意设定合理的信号位宽。
2、针对以上计数器,修改输出逻辑,当计 数值为0-8时,OV输出0,9-17时OV输出1
尝试并思考,如果时钟是50MHz,把OV接 到一个LED上,能看见什么现象,为什么?
题目一
第一步,新建工程,添加BDF文件和Verilog-HDL文件,写一个17进制计数器的Module并创建Symbol,其代码如下:
RTL图为
在Bdf文件中添加新建的Symbol并且将CLK信号指派为G21引脚。
Signal tap中显示为
题目二
新建工程,添加BDF文件和Verilog-HDL文件,写一个题目要求的计数器的Module并创建Symbol,其代码如下:
RTL图为
在Bdf文件中添加新建的Symbol并且将CLK信号指派为G21引脚。
Signal tap中显示为
实验四 时间基准电路 和 带使能的多周期计数器
题目
1、参照代码,把后级计数器的计数范围改为0-15。
2、把计数器的0-15计数值经过译码,在DE0 的 HEX LED上显示成0-9-A-F的十六 进制数
3、修改时间基准发生器,设计一个使用2个HEX LED,精度为0.1秒,范围为0-9.9秒的计时秒表。
4、自行设计上面计时器的附加控制功能(清零、暂 停)。
题目一
根据参考代码,将计数器范围改为0~15,新建工程,添加Verilog文件,代码如图所示:
题目二
将0-15经过译码后,通过数码管显示0-9-F
1)查阅开发板原理图可知,数码管为共阳连接,低电平有效,进而得出0~F每个数字的段选码。
2)将输入的0~15数字通过verliog编写译码成对应的段选码,其代码如下:
新建BDF文件,将上面创建的添加到文件中,添加输入、输出引脚
RTL图为
最后,分配管脚,在板子上观察现象。
题目三
新建工程,添加Verilog文件和BDF文件,并创建Symbol,代码如图所示:
新建BDF文件,将上面创建的添加到文件中,添加输入、输出引脚
RTL图为
最后,分配管脚,在板子上观察现象。
实验五 多周期移位寄存器
题目
编译下载电路观察现象
拨动SW0开关,观察LED的闪烁变换情况
设计新的功能
– 在原有的电路基础上,添加方向选择功能。
– SW0仍然是移位寄存器组的输入
– 使用SW1开关,控制移位寄存的方向 – 从实验现象上应当能够看到,SW1可以控制LED闪烁的 移动方向,以及控制SW0值的对LED组的输入位置(即 从LED组的最左边或是最右边) 。
新建工程,添加Verilog文件和BDF文件,并创建Symbol,代码如图所示:
(1)移位寄存器
(2)时间基准计数器
之后,新建BDF文件,将上面创建的添加到文件中,添加输入、输出引脚
RTL图为
最后,分配管脚,在板子上观察现象。
实验六 计数器、ROM和DDS
题目
拨动开关,观察不同频率的正弦波 – 电路的工作时钟是50MHz
– 请回答,你能得到的正弦波频率和计数器增量值的对应关系是什么?
答:随着计数值的增加,正弦波频率也增加
– 请回答,你能得到的最低频率的正弦波是多少?设该频率为f1 – 请思考,能否有什么方法能够得到比f1频率还低的正弦波 ?
答:正弦波信号一个周期采样128点,电路的工作时钟为50MHz,即是采样周期为0.02s,所以
对计数器进行改动,修改计数增量信号为10比特,计数值信号为10比特。
– 把计数增量输入信号分配到10个拨码开关上
– 把计数值信号的高7位分配为ROM的地址,低3位悬空不使用。
– 编译、下载电路,拨动拨码开关,观察最低频率有什么变化。
答:最低频率较原来相比会变大,变为原来的8倍,
Fmin=(400/128)Mhz
这种电路有个好听的名字,叫做 直接数字频率合成(DDS)
– 请给出:输出信号频率 和 电路工作时钟频率,计数器增量值,以及计数器数据位宽之间的表达式关系
答:其输出信号频率 f1、电路工作时钟频率 fh、计数器增量值 M 和计数器数据位宽 N 之间的表达式关系为:
FPGA入门实验试验报告相关推荐
- FPGA入门实验-基于状态机实现串口回环收发
任务目标 基于状态机实现串口回环收发.最近生产实习的FPGA培训课程内容,还是挺简单的.具体原理其他文章应该都烂大街了,重点是状态机的写法,还是很少博主写,没怎么看到,基本上都是时序机写的模块功能. ...
- FPGA入门实验之串口发送
要求 串口助手功能实现,5个按键,按一次输出1种波特率的信号及他的一半波特率的信号,再按一次输出另一种信号,依次对应. 代码设计 ## 分频模块 module frequency( input clk ...
- FPGA入门实验-寻迹小车的实现
任务目标 寻迹小车的实现.用的红外寻迹模块,记得要把模块可调电阻参数调好. 实现代码 电机模块代码motor.v: module MOTOR(input sysclk,input rst_n,inpu ...
- FPGA 电路开发入门实验
FPGA 电路开发入门实验 第0章:基础知识 如图1,本实验使用实验板为altera DE0,板子型号为Cyclone Ⅲ, EP3C16F484C6,编译软件为QuartusⅡ9.0. 图 1 Qu ...
- myrio与fpga编程_myRIO入门实验指导书
文件名大小更新时间 myRIO入门实验指导书\LabVIEW Codes\Exercise\7-seg display\AI to LED Converter.vi255552015-04-16 my ...
- 【FPGA入门九】状态机实验
文章目录 一.实验任务 二.实验过程 1.测试过程状态机 ①新建工程 ②设计计时器模块Verilog HDL文件 ③设计状态机切换模块Verilog HDL文件 ④设计顶层模块Verilog HDL文 ...
- NIOS软核处理器入门实验
NIOS软核处理器入门实验 脚本方式的优势: •便于工程的复制和搬移, 命令脚本能够较好的解决文件路径的相对关系 •便于参数的集中修改,命令脚本的参数相对集中, 在配置文件的集中区域可以完成所有的设定 ...
- FPGA入门-腾讯云布道师团队-专题视频课程
FPGA入门-203人已学习 课程介绍 本课程向大家介绍FPGA的基本概念和功能,并结合实际操作讲解实现原理和操作步骤,讲师也会带着大家演示一个实验. 课程收益 FPGA入门 ...
- FPGA基础实验:点亮LED
FPGA基础实验"点亮LED" 进行FPGA 入门,先了解实验 项目创建.编译和下载的基础步骤 注:本系列实验使用的都是Altera-DE0开发板 新建一个工程,命名为" ...
- Vivado HLS 入门实验
当我们安装好Vivado 的时候,也同时装好了Vivado HLS.. 这是个什么东西?我就有一种想一探究的感觉.网上一查,Vivado High-Level Synthesis.学习了一段时间的Zy ...
最新文章
- Scrum团队选择scrum看板工具的7点特征
- 串口调试助手-打开报错
- silverlight textblock 自动换行
- Java基本语法(6)--算术运算符
- linux+nginx+tomcat负载均衡,实现session同步
- python-学生管理系统--1框架部分内容以及代码
- 极域电子教室软件 v4.0 2015 豪华版忘记密码怎么办
- 介绍几种常用的Oracle客户端工具
- 推荐一款调试工具:深蓝串口调试工具 2021秋季版(2.16.1.),一直使用这个,最近更新好快。
- DeepZoom交互方式查看高分辨率图像技术知识点
- 计算机培训心得ppt展示,ppt制作学习心得
- 随笔-Python批量调整图片大小
- 宁夏理工计算机管理与应用,宁夏理工学院计算机科学与技术中小学校(计算机教育)...
- Python Rule Engine
- luoguT30208 太极剑(贪心)
- 弘辽科技:直通车成交率多少正常?如何提高成交率?
- html组态插件_组态 web组态 插件 编辑器 使用说明书
- 数学建模所需计算机知识
- halcon程序安装破解与VC6.0结合
- 如何“管理”自己的上级