边沿检测电路设计verilog

Abstract

边沿检测电路(edge detection circuit)是个常用的基本电路。

Introduction

所谓边沿检测就是对前一个clock状态和目前clock状态的比较，如果是由0变为1，能够检测到上升沿，则称为上升沿检测电路(posedge edge detection circuit),若是由1变为0，能够检测到下降沿,则被称为下降沿检测电路(negedge edge dttection circuit)，能够同时检测上升沿与下降沿的电路称为双沿检测电路(double edge detection)。

上升沿检测电路

Method 1: 使用两个reg

r_data_in0与r_data_in1为DFF，分别hold住上一个与目前clock的i_data_in，当i_data_in由1变为0时，则

r_data_in0 1 1 1 0 0 0

r_data_in1 1 1 1 0 0 0 //对r_data_in0取反相与

o_rising_edge得到一个时钟周期的高电平。

Posedge detection.v / verilog

 1 module posedge_detection (2    input  clk,3    input  rst_n,4   input  i_data_in,5    output o_rising_edge6 );7  8  reg r_data_in0;9  reg r_data_in1;
10
11  assign o_rising_edge = ~r_data_in0 & r_data_in1;
12
13  always@(posedge clk, negedge rst_n) begin
14   if (!rst_n) begin
15      r_data_in0 <= 0;
16      r_data_in1 <= 0;
17    end
18    else begin
19     r_data_in0 <= r_data_in1;
20      r_data_in1 <= i_data_in;
21    end
22  end
23
24  endmodule

这种写法经过综合后RTL为一个两位的DFF与一个AND。

Methord 2: 使用一个reg

posedge_detection2.v / verilog

module posedge_detection2(input clk,input rst_n,input i_data_in,output reg o_rising_edge
);reg r_data_in0;always@(posedge clk or negedge rst_n) beginif(!rst_n)r_data_in0 <= 0;else beginr_data_in0 <= i_data_in;if({r_data_in0,i_data_in} == 2'b01)o_rising_edge <= 1;else o_rising_edge <= 0;  endend
endmodule

这种写法综合成RTL之后只有一个D-FF和一个Equal，右边的o_rising_edge 的D-FF主要是因为always过程块内的reg。

Vwf仿真图形如下

下降沿检测与上升沿相似，不在叙述

双沿检测电路(double edge detection)

r_data_in0与r_data_in1位reg，分别hold住上一个clock和目前的clock得i_data_in，就是i_data_in由1变0，或者由0变1，也就是r_data_in1为1，r_data_in0为0，或者是r_data_in1为0，r_data_in0为1，因此用异或(xor)连接两个寄存器。

Method1 : 使用两个reg

Double_edge_detection.v/ verilog

 module doubleedge_detection (input  clk,input  rst_n,input  i_data_in,output o_double_edge);reg r_data_in0;reg r_data_in1;assign o_double_edge = r_data_in0 ^ r_data_in1;always@(posedge clk, negedge rst_n) beginif (!rst_n) beginr_data_in0 <= 0;r_data_in1 <= 0;endelse beginr_data_in0 <= r_data_in1;r_data_in1 <= i_data_in;endendendmodule

Method2 :使用一个reg

Double_edge_detection2.v/verilog

 module doubleedge_detection2 (input      clk,input      rst_n,input      i_data_in,output reg o_double_edge);reg r_data_in0;always@(posedge clk, negedge rst_n) beginif (!rst_n)r_data_in0 <= 0;else beginr_data_in0    <= i_data_in;if ({r_data_in0, i_data_in} == 2'b10)o_double_edge <= 1;else if ({r_data_in0, i_data_in} == 2'b01)o_double_edge <= 1;elseo_double_edge <= 0;// another method// o_double_edge <= r_data_in0 ^ i_data_in;endendendmodule

Conclusion

什么时候使用这种电路呢？当input是非同步信号时，为了要让input与同步的FSM一起处理，必须先经过边沿检测，使之与clock同步,然后才能跟FSM一起运作。

边沿检测电路设计verilog相关推荐

Edgedetect 边沿检测（Verilog）
边沿检测的底层逻辑就是把上一时刻的值与当前时刻的值进行比较.若上一时刻的值为0,当前时刻的值为1,则为上升沿:同理,上一时刻的值为1,当前时刻的值为0,则为下降沿. 最常用的实现边沿检测的方法就是连接 ...
FPGA基础入门篇(四) 边沿检测电路
FPGA基础入门篇(四)--边沿检测电路一.边沿检测边沿检测,就是检测输入信号,或者FPGA内部逻辑信号的跳变,即上升沿或者下降沿的检测.在检测到所需要的边沿后产生一个高电平的脉冲.这在FPGA电 ...
chisel边沿检测电路实现（Reg延迟特性）
一.代码设计 chisel代码 import chisel3._ import chisel3.util._ import chisel3.stage._class EdgeDetect(resetV ...
FPGA实现边沿检测电路（上升沿、下降沿）
1.什么是边沿检测边沿检测用于检测信号的上升沿或下降沿,通常用于使能信号的捕捉等场景. 2.采用1级触发器的边沿检测电路设计(以下降沿为例) 2.1.设计方法设计波形图如下所示: 各信号说明如下: ...
Verilog 边沿检测电路
边沿检测电路是 Verilog 数字电路设计中较为常用的电路,主要作用是在 clk 的驱使下,检测另一个信号的上升/下降沿电路: 检测的原理是记录指定信号前一个时钟和当前时钟的信号,并做对比,看看是否 ...
（10）Verilog实现上下双边沿检测
(10)Verilog实现上&下&双边沿检测 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)Verilog实现上&下&双边沿检测 5)结 ...
【Verilog HDL 训练】第 06 天（边沿检测）
1. 复习verilog语法 [选做题] - reg和wire的区别寄存器数据类型 Verilog中规定,凡是在程序块中被赋值的变量,都必须是寄存器类型的.(程序块:例如always块) 这里未免还 ...
边沿检测 Verilog
1.用verilog实现1bit信号边沿检测功能,输出一个周期宽度的脉冲信号定义了一个2位的寄存器变量data_r,data_r[0]用来存储当前的状态,data_r[1]用来存储上一拍的状态每个 ...
verilog实现边沿检测
verilog边沿检测下例是基于mealy状态机实现信号上升沿检测 module edge_detect (input wire clk,input wire rst_n,input wire le ...
HDLBITS笔记26：边沿检测（正边沿、任意边沿，边沿捕获寄存器、双边沿触发触发器）
在做接下来的题目前,首先需要理解什么是边沿检测. **边沿检测:**边沿指的是上升沿或者下降沿,检测指的是检测输入信号的变化,或者FPGA内部电路逻辑信号的跳变.在做边沿检测时,应该注意到复位信号,如 ...

边沿检测电路设计verilog

边沿检测电路设计verilog相关推荐

最新文章

热门文章