HMC7044时钟芯片配置总结

项目背景

因为项目有多地同步的需求，对时钟准确性要求很高。市面上常见的高精度晶振的误差在0.1ppm左右，在100M的工作频率下会有10HZ的误差，并不能满足项目需求，于是需要通过GPS信号获取信号为系统提供高精度时钟。

HMC7044芯片简介

3.2 GHz HMC7044时钟抖动衰减器内置可以支持和增强该接口标准特性的独特功能。HMC7044提供50 fs抖动性能，可改善高速数据转换器的信噪比和动态范围。HMC7044可以器件提供14路低噪声且可配置的输出，可以灵活地与许多不同的器件接口。HMC7044还具有各种时钟管理和分配特性，使得基站设计人员利用单个器件就能构建完整的时钟设计。基站应用中有许多串行JESD204B数据转换器通道需要将其数据帧与FPGA对齐。HMC7044时钟抖动衰减器可在数据转换器系统中产生源同步且可调的样本和帧对齐（SYSREF）时钟，使JESD204B系统设计得以简化。该器件具有两个锁相环（PLL）和重叠的片内压控振荡器（VCO）。

锁相环简介

锁相环是一个能够比较输出与输入相位差的反馈系统，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，使振荡信号同步至参考信号。

内部结构有鉴相器PD、环路滤波器LPF、压控振荡器VCO，当输出信号频率和输入一致时，PLL电路进入锁定状态。

PLL的主要应用还有倍频，原理是通过控制分频系数，使fout=（N/M）fref，HMC7044内置了两个PLL锁相环，其功能也各不相同。第一个PLL针对低带宽配置设计，锁定外部VCXO，为第二个高性能PLL环路提供始终保持功能和参考频率。PLL1的功能是将干净的VCXO锁定至参考信号平均频率的其中之一，然后馈入PLL2，生成高质量时钟供本地使用。

第二个PLL环路具有两个可通过SPI选择的交叠片内VCO，中心频率分别为2.5GHZ和3GHZ。PLL2是一个极低噪声整数PLL，设计用来将VCXO频率倍频至VCO频率。

寄存器配置

上位机通过发送ADDR+DATA的方式，通过SPI协议向时钟芯片发送读写信息

具体各项配置请参考数据手册

遇到的问题

PLL1不锁定

PLL2不锁定

PLL1、PLL2锁定，但是分频系数、VCO频率与理论值有偏差

解决方式

调试平台：HMC7044评估开发板+HMC704x_GUI

PLL1不锁定的原因通常是分频系数设置的不对，要注意OSCIN的实测频率与输入CLKIN的时钟频率的比例关系正确配置PLL1，在调试时可以通过配置GPIO观察PLL1锁定情况，同时要注意输入时钟的优先级配置是否正确。

PLL2在实测中相对PLL1更难锁定，原因是之前并没有开启自动调谐模式（0x0001寄存器），虽然VCO设置为LOW模式也就是2.5GHZ，但是当其锁定时频率与理论值偏差很大（20%左右），之后增加了自动调谐后一切正常，输出频率与理论值完美吻合。

HMC7044芯片配置总结相关推荐

HMC7043和HMC7044芯片配置使用
一,HMC7043芯片 MC7043独特的特性是对14个通道分别进行独立灵活的相位管理.所有14个通道均支持频率和相位调整.这些输出还可针对50 Ω或100 Ω内部和外部端接选项进行编程.HMC704 ...
LMK04828时钟芯片配置——配置理解
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档 LMK04828时钟芯片配置--配置理解配置 PLL1 PLL2 SYNC/SYSREF 总结配置开发板例程的SPI指令可以im ...
博通wifi 芯片配置工具wl 详解
wl是博通wifi 芯片配置工具,除可以设置phy芯片的一些硬件参数如信道.频宽.和信道带宽外,还可以查看phy芯片的一些状态和参数.在配置phy芯片一些硬件参数之前要执行wl down 将芯片关闭, ...
ad9516-4时钟芯片配置注意事项
1,ad9516-4时钟芯片配置,通信协议为SPI接口协议,时序比较简单,重点是给该芯片寄出去写入合适的配置信息,让其正常工作 2,ad9516-4时钟芯片的外围电路中,环路滤波器的设计比较重要,看参 ...
RTL8201F芯片配置(LWIP_FreeRTOS)
RTL8201芯片配置_LWIP+FreeRTOS RTL8201F芯片配置(LWIP_FreeRTOS) 基本情况 RTL8201F芯片初始化过程芯片手册不正常的初始化结果初始化流程 PHY芯 ...
苹果 M3 芯片配置曝光将采用台积电3nm工艺
在苹果M2发布后,在性能方面,比M1更加强劲,但随后关于M3 芯片配置也相继曝光,据了解苹果M3 芯片将采用台积电3nm工艺,下面来看看详细内容吧. 苹果 M3 芯片配置曝光将采用台积电3nm工艺 ...
【嵌入式硬件芯片开发笔记】HART调制解调器AD5700芯片配置流程
[嵌入式硬件芯片开发笔记]HART调制解调器AD5700芯片配置流程低功耗HART调制解调器适用于AD5700/AD5700-1 我的是XTAL_EN接地,CLK_CFG的两个引脚由同一个GPIO ...
ISD2100语音芯片配置
ISD2100是一个数字ChipCorder的数字压缩技术,全面的内存管理,快闪记忆体,和集成数字音频信号路径.此系列采用快闪记忆体,提供非易失性的音频播放时间最长30秒的单芯片. 输入电压2.7-3 ...
Radysis ATCA-PP50板交换芯片配置
PP50板的大致框图如下,两个XLR732的处理器的万兆接口连接在内部的FM3112交换芯片上,FM3112外接的RTM版,对外提供2个万兆接口P2和P4,和10个1G的网络接口,分别为P10,P12 ...

HMC7044芯片配置总结