进入二十一世纪以来，宽带通信、高速视频传输以及军用领域高速雷达设备的高速发展，对电子设备工作频率以及信号处理精度提出了更高的要求。在各类系统中，完成处理后的数字信号最终都需要转换为模拟信号进行发送或者接收。作为数字世界与模拟世界的桥梁，数模转换器的性能一直都是电子系统升级的重要瓶颈。在高速、高精度应用中，电流舵数模转换器(Current-Steering Digital to Analog Converter，CS-DAC)具有工作频率快、有效精度高的优势，因此得到了产业界的普遍关注和应用^[1-3]。电流舵数模转换器工作原理是：利用输入基准源电流作为参考，通过镜像比例关系，得到各权重的电流源阵列，最终根据输入数字码选择相应权重的电流源阵列，完成模拟输出。

虽然电流舵数模转换器具有天然的速度和精度优势，但也受到多种非理想因素的影响^[4-6]：(1)工艺有限精度以及工艺角偏差引起电流源阵列之间的失配，从而产生静态误差；(2)电流源阵列在充放电过程中产生谐波失真，即控制电流源阵列的开关在通断瞬间产生尖峰毛刺；同时，各电流源阵列与输出节点路径不同导致的时间常数偏差也会产生一定的谐波，从而降低动态输出性能；(3)电流源阵列中有限的输出阻抗随着电流源阵列规模的扩大而随之减小，进一步恶化了电流舵数模转换器的输出谐波失真。虽然在设计中可以通过增加电流源以及开关的晶体管尺寸来提高匹配性，选取折中的传输时间常数，但消耗了巨大的芯片面积，无法实现较优的性能/成本比。为了解决这些问题，目前主要的解决方案是通过数字逻辑优化电流源阵列的选择机制，即实现电流源选取的随机化，将转换为白噪声，降低随机谐波的影响，最终实现动态范围的提高^[7-8]。

本文基于提出的动态随机均衡算法，设计了一款14 bit/400 MHz电流舵数模转换器。动态随机均衡算法通过数据比对的方向性及方位随机均衡选择，将随机噪声转换为白噪声，有效提高了输出动态范围。电路采用SMIC 0.18 μm CMOS工艺进行流片验证。测试结果表明，在电源电压1.8 V、时钟频率400 MHz时，无杂散动态范围达到90.1 dB，平均功耗为86 mW。

1 结构分析

本文设计的14 bit/400 MHz电流舵数模转换器整体电路框图如图1所示，主要由同步寄存器、分段译码器、电流源阵列、参考源、动态随机均衡模块、输出负载组成。二进制数字编码首先经过D触发器组成的同步寄存器进行数据同步。为了减小电路规模，同时降低毛刺和编码错误，分段译码器将二进制码转换为温度计码，并与动态随机均衡模块共同控制电流源阵列；参考源为电流源阵列提供基准电流；最终输出的电流源通过负载转换为电压，实现数模转换功能。

分段译码器是数模转换器中非常重要的一个模块，它决定了电流源阵列控制码的规模和复杂度。在本设计中，输入的14 bit二进制数字码按权重高低分为5 bit4 bit5 bit三段分别进行编码。其中最高位5 bit和次高位4 bit将输入二进制码转换为温度计码，分别控制31个和15个电流源；低5 bit则直接利用二进制码进行控制，分段译码器整体结构框图如图2所示。

2 电路设计

2.1 带隙基准源

在高精度数模转换器中，带隙基准源电路作为基准电流源，它的精度直接决定了单位电流源的性能。本文设计的带隙基准源电路如图3所示，包括偏置电路、启动电路和带隙基准源主电路三部分。

左侧的偏置电路为跨导放大器的尾电流源提供偏置电压。右侧启动电路的工作原理为：当电源电压为零时，PMOS管PM9的栅极为零电平，PM9导通；当电源电压逐渐升高时，形成从电源到跨导放大器输入端的通路，跨导放大器具有输入共模直流电压，开始工作。同时该通路对NMOS晶体管NM1形成的MOS电容进行充电；当电源电压继续升高，PMOS晶体管PM8导通，形成PM8经过电阻R5的电流通路，PM9的栅极电压逐渐升高，当PM9的过驱动电压绝对值大于漏源电压绝对值时，即|V_gs-V_th|>|V_DS|时，PM9截止。同时MOS电容充电完成，MOS电容上的电压维持跨导放大器的输入共模电压，带隙基准源进入正常工作状态。

2.2 译码器

对于12 bit以上的高精度电流舵数模转换器而言，如果采用传统的二进制编码选通电流源，由于选通过程中出现的不同步现象，容易在编码过程中产生毛刺，导致较大的编码误差^[8-10]，因此在本设计中采用分段编码以及温度计码结合的方式，以降低毛刺对编码准确性的影响。相比于二进制编码存在竞争冒险的可能，温度计码每计数一次只发生一位跳变；且二进制编码每一位的权重不同，如果高位编码发生变化，则会产生极大的编码错误，而温度计码每位权重相同。但温度计码的主要缺陷在于编码规模较大，所需电流源阵列远大于二进制编码。因此为了进行折中设计，在译码器电路中采取5+4+5(高位至低位)三段译码的组合方式，其中最高5 bit和次高4 bit采用温度计编码方式，而最低5 bit仍然采用二进制编码方式。为了更进一步减小电流源阵列规模，在最高5 bit和次高4 bit中采用行列分别译码、交叉选通的方式来实现温度计码。其中最高5 bit分为3 bit和2 bit行列选通，次高4 bit分为2 bit和2 bit行列选通。这样只需要设计2 bit二进制码转3 bit温度计码，以及3 bit二进制码转7 bit温度计码两种规模较小的译码电路。

2.3 电流源阵列

在数模转换器中，输出阻抗R_imp与积分非线性INL的关系为^[11]：

其中R_load为负载电阻，I_unit为单位电流源，N为电流源单元个数。由式(1)可知，增大输出阻抗，可以有效减小积分非线性，优化数模转换器的静态性能。此外，电流源电路的输出阻抗也直接决定了输出转换电压的精度。因此为了增大输出阻抗，本设计采用共源共栅结构，如图4所示。M_b为共栅晶体管，M_CS为共源共栅电流源输出电流管，M_SW为选通开关。由于采用较大尺寸的晶体管，也增加了电流源的匹配性。

目前基于模拟设计思想的电流源阵列电路改进方法已经较为完备。但模拟设计方法主要关注于修正电路的静态误差，而对电流舵数模转换器最为重要的谐波失真改善有限。尤其是在目前工艺尺寸快速缩小的设计环境下，模拟器件模型以及电源、温度等参数的不确定性，很难进一步提高电路性能。而以数字设计思想为核心的改进策略则因其工艺可靠性，成为提升电流舵数模转换器静态和动态性能的优选方案。基于此，本文提出一种动态随机均衡的电流源选择算法，其目的在于将随机误差转换为白噪声，进而提高输出信号的无杂散动态范围。其核心思想是：设置寄存器R₁和R₂分别保存选择电流源单元的起始和终止地址；再设置一位随机数发生器R₃指导电流源的选择方向，同时设置多位随机数发生器R₄决定选择的起点位置。以3 位电流源阵列为例，设它们分别为I₁、I₂、I₃、I₄、I₅、I₆、I₇，同时电流源各单元地址首尾相连。依据各随机条件的优先级高低，本课题提出的算法原理如下：(1)起点位置随机选取，当电路上电完成后，多位随机数发生器R₄选择电流源起点位置，而一位随机数发生器R₃决定电流源的选择方向。且R₃的不同赋值决定了两类选择方向，即当R₃为“1”时，算法从起点位置开始“从大到小”依次选择电流源的单元数；当R₃为“0”时，算法从起点位置开始“从小到大”依次选择电流源的单元数。(2)基于固定数字码的随机选取当电流舵数模转换器的输入数字码全为“1”时(或者全为“0”时)，选取所有的电流源单元(不选取任何一个电流源单元)。而当数字码发生变化时，动态随机选取任何一个起始地址，同样由一位随机数发生器R3决定电流源的选择方向。(3)基于数字码比较的随机选取，当前时刻输入的数字码等于或者小于上一周期中的输入数字码时，电流源的随机选取范围限定在上一周期使用过的电流源中。假设上一周期输入的数字码为5，意味着选取的电流源分别为I₃、I₄、I₅、I₆、I₇；如当前输入的数字码为3，则选择电流源的范围为(I₃、I₄、I₅)、(I₄、I₅、I₆)、(I₅、I₆、I₇)中的任一组合。因此本算法首先通过指定电流源选取起始位置以及调整选择方向，进一步增加了电流源选择的随机性，有利于白噪声化。其次，通过限制选取范围和方向性，降低了高位电流源的选择概率，一定程度上减少了开关活动性。

3 测试结果

本文设计的14 bit/400 MHz数模转换器采用 SMIC 0.18 μm CMOS 工艺进行设计。芯片照片如图5所示，核心面积为1.95 mm×1.55 mm。

流片完成后，首先对动态性能进行测试。图6所示为1.8 V电源电压，400 MHz时钟频率和1.2 MHz输入信号时，对瞬态输出波形进行8 192个点采样后的频谱图。结果显示无杂散动态范围为90.1 dB，功耗约为86 mW。由此可以看出本文设计的数模转换器在精度和功耗方面获得了较好的折衷。

再输入低频信号测试静态性能，测试结果如图7所示，静态微分非线性和积分非线性分别为-0.23LSB/0.23LSB和-0.57LSB/0.57LSB。

整体测试结果总结如表1所示，本设计在动态性能、静态性能和功耗都获得了较优的结果。

4 结论

电流舵数模转换器作为高速数据传输的核心芯片，在民用和国防领域具有重要的意义。本文基于提出的“数据比对的方向性及方位随机均衡选择”动态随机均衡算法，采用SMIC 0.18 μm CMOS工艺设计了一款14 bit/400 MHz电流舵数模转换器。通过动态随机均衡算法，有效抑制了随机噪声的影响。流片测试结果显示，在1.8 V电源电压，400 MHz时钟频率和1.2 MHz输入信号时，无杂散动态范围为90.1 dB，静态微分非线性和积分非线性分别为-0.23LSB/0.23LSB和-0.57LSB/0.57LSB，功耗约为86 mW，具有较好的静态和动态性能。

参考文献

[1] LIU R，PILEGGI L.Low-overhead self-healing methodology for current matching in current-steering DAC[J].IEEE Transactions on Circuits and Systems II：Express Briefs，2015，62(7)：651-655.

[2] PARK G，SONG M.A CMOS current-steering D/A converter with full-swing output voltage and a quaternary driver[J].IEEE Transactions on Circuits and Systems II：Express Briefs，2015，62(5)：441-445.

[3] ALBIOL M，GONZALEZ J L，ALARCON E.Mismatch and dynamic modeling of current sources in current-steering CMOS D/A converter：an extended design procedure[J].IEEE Transactions on Circuits and Systems II，2004，51(1):159-169.

[4] CHEN T，GIELEN G G.The analysis and improvement of a current-steering DACs dynamic SFDR：The cell-dependent delay difference[J].IEEE Transactions on Circuits and Systems II，2006，53(1)：3-15.

[5] HUA C Y，RANDALL L G.A 1.5-V 14-Bit 100-MS/s self-calibrated DAC[J].IEEE Journal of Solid-State Circuit，2003，38(12)：2051-2060.

[6] SEO D W，MCALLISTER G H.A low-spurious low-power 12-bit 160-MS/s DAC in 90-nm CMOS for baseband wireless transmitter[J].IEEE Journal of Solid-State Circuit，2007，42(8)：1688-1698.

[7] KUO K C，WU C W.A switching sequence for linear gradient error compensation in the DAC design[J].IEEE Journal of Solid-State Circuit II，2011，58(8)：502-506.

[8] LEE D H，KUO T H，WEN K L.Low-cost 14 bit current-steering DAC with a randomized thermometer-coding method[J].IEEE Transactions on Circuits and Systems II，2009，56(2)：137-141.

[9] LIN W T，KUO T H.A compact dynamic-performance-improved current-steering DAC with random rotation-based binary-weighted selection[J].IEEE Journal of Solid-State Circuit，2012，47(2)：444-453.

[10] CHAO C，LIU L Y，LI D M，et al.A 12-bit current steering DAC with 2-dimensional gradient-error tolerant switching scheme[J].Journal of Semiconductor，2010，31(10)：1-6.

[11] 朱樟明，李亚妮，杨银堂.一种1．8 V 10位120MS/s CMOS电流舵D/A转换器IP核[J].半导体学报，2008，29(3)：588-592.

作者信息:

陈铖颖，王 译

(厦门理工学院 光电与通信工程学院，福建 厦门361024)