易灵思FPGA-报告总结篇

一、.map.rpt
二、.pinout.rpt
三、.place.rpt
四、.route.rpt
五、.pt_timing.rpt
六、.timing.rpt
七、.pt.rpt

以任意一个官方demo为例；

易灵思的工程每一阶段编译完成后都会生成对应的文档报告，有两个途径我们可以查看这些内容，检查整个工程的信息；报告中每组模块都是以begin开始，end结束(密码：1234)。

1.在工程目录下的outflow文件夹内，尾缀为rpt的文件就是输出报告，用任意文本编辑器都可以打开；

2.在Efinity软件中，点击View Log Message后，亦可查看文本报告。

一、.map.rpt

映射报告
包含了对工程文件的整理

各个模块资源使用状况的整理

不同时钟占用资源的整理

RAM ，寄存器资源的使用总结

以及 RAM 寄存器具体映射的报告

此部分显示出 .V文件里的描述,被综合成了器件里的bram，默认初始化的值全部是0；具体是看不到真实的内容的

此部分显示寄存器的具体使用状态映射物理层上使用的节点资源罢了。

总的来说，这四部分目前对实际设计没有帮助，不过是软件整理了自己的工作内容。

二、.pinout.rpt

引脚分配报告
罗列了整个芯片所有引脚的使用情况，管脚用户命名，管脚实际名称，所属bank，电气特定，上下拉与否等.

三、.place.rpt

布局报告
是布局后的输出文档，简要列举了Memory资源和IO管脚资源的使用情况。

其中，SDP 是Simple Dual Port（伪双端模式），TDP 是Ture Dual Port （真双端模式）
IO指的是Logic连接到PAD上的管脚

四、.route.rpt

布线报告
较有用的信息是整个工程跑了多长时间，仅供下次编译参考。

五、.pt_timing.rpt

管脚时序报告
展示了所有连接到PAD上的管脚时序定义：
PLL输出多少个时钟，周期相位的大小；GPIO管脚上最大的时钟管脚的定义

六、.timing.rpt

时序报告

Location坐标理论上可以在Floor Plan里看到，具体操作手法在文档里有一个概要的流程。如下图所示：

在此基础上，打开菜单栏的View Message Brower 可以查看具体某个路径的延迟和时序。

文档的地址在软件的Help->Documents->Efinity Help->Tutorial-> 4

不过由于软件操作过于僵硬，且软件指导手册过于简单，一般没人使用；

分析整个timing时序，软件的Help->Documents->Efinity Help->Timing有相关指导。

七、.pt.rpt

总结报告
算是总体的对资源的整理
大多数模块是通俗易懂的不必赘述，些许有歧义的模块，备注一二：

1.资源概述

Control是全局控制信号，只支持芯片CTRL管脚进来，在interface desiger 定义。

2.PLL资源

从gclk管脚进入的时钟和从Pll-out输出的时钟都占一个全局时钟资源；

这张时钟资源树目前还没有图示；

3.clkmux

clkmux资源
没有过多参考的文档，不过每个片子都是一样的；
clkmux是时钟网络的分配器，分布在片子的一左一右，具体位置不详；
Floorplan盘也不显示，因为Floorplan只显示片子Core(内核)资源；
无论使用几个，最后综合阶段都会被占用掉；

易灵思FPGA-报告总结篇相关推荐

易灵思Ti60 FPGA专题（1）-器件和需求介绍
作者:Hello,Panda 各位朋友们,先生们,女士们,大家早上好,中午好,晚上好.熊猫君最近正在折腾HK的易灵思FPGA芯片做一个Camera,现在弄得差不多了,计划分享一期易灵思的专题,大概有6 ...
易灵思T35 FPGA驱动LVDS显示屏
易灵思FPGA,天生适合MIPI/LVDS等相关应用,加上硬核DDR3控制器,简直就是完美. T35F324开发板支持LVDS LCD显示与HDMI显示,具体框图如下.这里,我将就花一定的篇幅,讲讲T ...
易灵思发力系统级封装SiP，探索FPGA新玩法
易灵思发力系统级封装SiP,探索FPGA新玩法随着半导体工艺技术的演进,传统的工艺缩进技术遇到了很大的挑战,一方面是随着芯片制程节点越来越先进,从10nm.7nm.5nm到3nm,1nm,芯片研发生 ...
易灵思FPGA-项目设计指南一
易灵思FPGA-项目设计指南一原理背景模块实例例化顶层和做时序约束强调原理背景我们以往的做工程的是习惯,先完成代码端的任务,工程不大,功能不复杂的情况下,甚至都不会做仿真和约束: 然后在板 ...
易灵思FPGA--Programming Mode
易灵思FPGA下载模式的选择一.下载模式概述二. 实际中遇到的问题 1. SPI Active 2. SPI passtive 3. SPI JTAG 4. SPI Active using JT ...
易灵思FPGA---LVDS资源使用
易灵思FPGA的LVDS设置使用一.LVDS概述二.IP调用三.代码定义小结一.LVDS概述 LVDS,Low Voltage Differential Signaling,低电压差分信号: ...
易灵思下载器EFINIX FPGA高速JTAG编程线USB仿真器驱动安装详细使用步骤
易灵思EFINIX USB下载器驱动安装详细步骤易灵思EFINX是优秀的国产FPGA公司之一,下面是下载器的驱动安装详细步骤.如果不会使用可以跟着步骤操作即可. 一.驱动安装当第一次使用时候下载器 ...
易灵思40nm Trion系列FPGA斩获“数字新芯奖”奖项
易灵思深圳科技有限公司(以下简称"易灵思")凭借其40nm Trion系列FPGA灵活的可编程特性.丰富的外设接口,快速实现的定制化功能等一系列优秀表现,一举斩获"数字新 ...
FPGA通信第一篇--USB2.0
FPGA通信第一篇–USB2.0 1 初识USB 1.1 简介 USB(UniversalSerialBus)是一种支持热插拔的高速串行传输总线,它使用差分信号来传输数据.在USB1.0和USB1.1 ...
基于易灵思开发板RiscV的调试流程
基于易灵思开发板RiscV的调试流程一.相关环境准备 1.软件Install 2.硬件Device 二.硬件环境搭建 1.开发板连接 2.下载代码到开发板三.软件环境搭建 1.启动Eclipse软 ...

易灵思FPGA-报告总结篇

易灵思FPGA-报告总结篇

一、.map.rpt

二、.pinout.rpt

三、.place.rpt

四、.route.rpt

五、.pt_timing.rpt

六、.timing.rpt

七、.pt.rpt

易灵思FPGA-报告总结篇相关推荐

最新文章

热门文章