触发器(寄存器)与锁存器的异同

触发器(FF)当收到输入时钟脉冲时，便会根据规则改变状态，然后保持这种状态直到收到下一个触发脉冲信号到来。

寄存器(register)的存储电路通常是由触发器构成的，因为一个触发器能存储一位二进制数，所以N个触发器就可以构成N位寄存器，可以将寄存器理解成多个触发器构成的暂存单元。

锁存器(latch)在电平信号的作用下改变状态，是一种电平触发的存储单元。锁存器的数据存储动作取决于输入使能信号的电平值，仅当锁存器处于使能状态时，输出数据才会随着数据输入发生变化，否则处于锁存状态。

触发器(寄存器)和锁存器的区别：触发器(寄存器)是由同步时钟信号控制的，是需要时钟信号的；而锁存器是由电平使能信号控制的，不需要时钟信号。在FPGA的可用资源中，触发器资源非常常见，但是锁存器则很少，需要由一个逻辑门和触发器来构成，浪费较多资源。

触发器(寄存器)和锁存器的应用场合也有所不同：若数据信号有效滞后于控制信号有效，则选择锁存器；若数据信号提前于控制信号到达并且要求同步操作，则采用触发器(寄存器)。尽管如此，在FPGA的电路设计中，应尽可能避免使用锁存器。

Verilog编程时如何避免锁存器：第一，if语句中，没有写else,默认保持原值，产生了锁存器；第二，case语句中，没有完整的default项，也容易产生锁存器。因此保持条件语句的完整性至关重要。

触发器(寄存器)与锁存器的异同相关推荐

寄存器，锁存器，触发器，储存器区分
触发器:flipflop 锁存器:latch 寄存器:register 触发器:包括锁存器和寄存器. 锁存器:电平触发的存储单元,在有效电平时间里可以多次改变数据. 优点 ...
锁存器触发器寄存器区别
一.锁存器锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,仅当锁存器处于使能状态时,输出才 ...
触发器、寄存器、锁存器、缓冲器的说明
触发器能够存储一位二进制码(有记忆的功能). 寄存器能够存储一组二进制码的同步时序逻辑电路,所以把n个触发器的时钟端口连接起来就能构成一个存储n位的二进制码的寄存器.寄存器是中央处理器的内的组成部分, ...
寄存器与锁存器的区别
首先应该明确锁存器和触发器也是由与非门之类的东西构成.尤其是锁存器,虽说数字电路定义含有锁存器或触发器的电路叫时序电路,但锁存器有很多组合电路的特性. 组合电路就是一个真值表,一个函数,一组输入对应一 ...
锁存器 D触发器寄存器区别详细区别解释 Latch D Flipflop register
1. 锁存器定义: 对脉冲电平敏感,在时钟脉冲的电平作用下改变状态. 优点: 面积小.锁存器比FF快,所以用在地址锁存是很合适的,不过一定要保证所有的latch信号源的质量,锁存器在CPU设计中很常 ...
寄存器存储器锁存器
寄存器转载出处:http://blog.sina.cn/dpool/blog/s/blog_a05b986d0101545c.html?vt=4 21个特殊功能寄存器(52系列是26个)不连续地分布 ...
Part 1: 3.1 时序逻辑~3.2 flip flop 触发器寄存器
本次会学习如何将物理时间的时序,带入到计算机的世界中第一,clock时钟振荡器它是某种类型的振子,以一定的固定速率上下波动,并且每一个时钟周期,都作为一个数字整数时间单位.于是,这样就打破了物理时 ...
Part 1: 3.2 flip flop 触发器寄存器
在3.1时序逻辑中,说道需要用一个寄存器,存储当前时间周期内的信号是1还是0,本次将讨论这个寄存器的结构触发器可以记住上次输入,并在下次单元中输出它,弥补空缺: 逻辑:
基本RS触发器（SR锁存器）
一.前言 SR锁存器(Set-Reset Latch)是静态存储单元当中最基本,也是电路结构最简单的一种,通常由两个或非门或者与非门组成.其中S表示Set,R表示Reset.则S_D称为置位端或置1输 ...

触发器(寄存器)与锁存器的异同

触发器(寄存器)与锁存器的异同相关推荐

最新文章

热门文章