cmos逻辑门传输延迟时间_如何判断输出的高低电平（三态门）？

应该如何判断Y的高低电平(三态门)？

答：使能端为1，输出反向；使能端为0时，高阻态。

补充：

相关基础知识：

什么是三态门?

三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路。高阻态相当于隔断状态(电阻很大，相当于开路)。三态门都有一个EN控制使能端，来控制门电路的通断。可以具备这三种状态的器件就叫做三态(门,总线,......).

计算机里面用 1和0表示是，非两种逻辑，但是，有时候，这是不够的，比如说，他不够富有，但是他也不一定穷啊；她不漂亮，但也不一定丑啊，处于这两个极端的中间，就用那个既不是＋也不是―的中间态表示，叫做高阻态。高电平，低电平可以由内部电路拉高和拉低。而高阻态时引脚对地电阻无穷，此时读引脚电平时可以读到真实的电平值。高阻态的重要作用之一就是I/O(输入/输出)口在输入时读入外部电平用。

高阻态相当于该门和它连接的电路处于断开的状态。(因为实际电路中你不可能去断开它，所以设置这样一个状态使它处于断开状态)。三态门是一种扩展逻辑功能的输出级，也是一种控制开关。主要是用于总线的连接，因为总线只允许同时只有一个使用者。通常在数据总线上接有多个器件，每个器件通过OE/CE之类的信号选通。如器件没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。

如果你的设备端口要挂在一个总线上，必须通过三态缓冲器。因为在一个总线上同时只能有一个端口作输出，这时其他端口必须在高阻态，同时可以输入这个输出端口的数据。所以你还需要有总线控制管理，访问到哪个端口，那个端口的三态缓冲器才可以转入输出状态，这是典型的三态门应用。如果在线上没有两个以上的输出设备, 当然用不到三态门，而线或逻辑又另当别论了。

高阻态这是一个数字电路里常见的述语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定。

高阻态的实质：电路分析时高阻态可做开路理解。你可以把它看作输出(输入)电阻非常大。他的极限可以认为悬空。也就是说理论上高阻态不是悬空，它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几是一样的。

(当门电路的输出上拉管导通而下拉管截止时，输出为高电平；反之就是低电平；如上拉管和下拉管都截止时，输出端就相当于浮空(没有电流流动)，其电平随外部电平高低而定，即该门电路放弃对输出端电路的控制)

典型应用：

1、在总线连接的结构上。总线上挂有多个设备，设备于总线以高阻的形式连接。这样在设备不占用总线时自动释放总线(放弃对总线的使用)，以方便其他设备获得总线的使用权。

2、大部分单片机I/O使用时都可以设置为高阻输入，如陵阳，AVR等等。高阻输入(类似于CMOS输入阻抗)可以认为输入电阻是无穷大的，认为I/O对前级影响极小，而且不产生电流(不衰减)，而且在一定程度上也增加了芯片的抗电压冲击能力。

cmos逻辑门传输延迟时间_如何判断输出的高低电平（三态门）？相关推荐

cmos逻辑门传输延迟时间_用DSLogic 逻辑分析仪解析出来的IIC协议太完美了！
1. 协议基础 1.1. 协议简介 IIC-BUS(Inter-IntegratedCircuit Bus)最早是由PHilip半导体(现在被NXP收购)于1982年开发.主要是用来方便微控制器与外围 ...
cmos逻辑门传输延迟时间_集基耦合双稳电路，集成化单稳电路，数字逻辑电路，门电路，触发器...
1).箝位器能把脉冲电压维持在某个数值上而使波形保持不变的电路称为箝位器.它也是整形电路的一种.例如电视信号在传输过程中会造成失真,为了使脉冲波形恢复原样,接收机里就要用箝位电路把波形顶部箝制在某个 ...
cmos逻辑门传输延迟时间_CMOS和TTL都有哪些区别？图腾柱电路又是什么，详情进来一瞧！...
1.TTL电平: 输出高电平>2.4V,输出低电平<0.4V.在室温下,一般输出高电平是3.5V,输出低电平是0.2V.最小输入高电平和低电平:输入高电平>=2.0V,输入低电平&l ...
R40gpio输出无高低电平变化【原创】
在配置GPIO控制继电器时,其中有几个在GPIO发送高低电平继电器没有变化,测试继电器是好的,于是用万用表测IO,发现推送高低电平时,没有发生改变.几经折腾,发现该组PG的电源没开,硬件同事找到该组G ...
第二章 1位全加器的传输延迟时间计算
进位位C的传输延迟时间计算传输延迟时间时的本质问题为查找最长传输路径(依据门电路的传输延迟时间),图中红色线从输入到输出经历1个异或门.2个与非门,因此进位位C的传输延迟时间为(按约定):3T+1T ...
其他类型的CMOS逻辑门
1.CMOS与非门电路结构如图所示如图所示,T1. T3为两个串联的PMOS, T2. T4为两个并联的NMOS. A.B有一个为"0"时,T2. T4至少有一个截止, T1. ...
【STM32F103】PB3和PB4不能按照设置输出相应的电平问题
问题: 之前为了驱动电机,设置PB4和PE4分别输出为高低电平,可以正常驱动电机.之后同时给PB4和PE4低电平或高电平时,电机还是可以旋转.困扰了我好久,一度以为是程序没有烧进板子. 解决办法: 今 ...
电路常识性概念（8）-MOS管及简单CMOS逻辑门电路原理图
电路常识性概念(8)-MOS管及简单CMOS逻辑门电路原理图 2008-05-28 22:17 现代单片机主要是采用CMOS工艺制成的. 1.MOS管 MOS管又分为两种类型:N型和P型.如 ...
python平稳性检验_时间序列预测基础教程系列(14)_如何判断时间序列数据是否是平稳的(Python)...
时间序列预测基础教程系列(14)_如何判断时间序列数据是否是平稳的(Python) 发布时间:2019-01-10 00:02, 浏览次数:620 , 标签: Python 导读: 本文介绍了数据平稳 ...

cmos逻辑门传输延迟时间_如何判断输出的高低电平（三态门）？

cmos逻辑门传输延迟时间_如何判断输出的高低电平（三态门）？相关推荐

最新文章

热门文章